12 bit高稳定性数模转换器设计 被引量：6

1

作者 王志宇 邱仅朋 +3 位作者 刘童 刘家瑞 吕晶晶 郁发新 《半导体技术》 CAS CSCD 北大核心 2017年第4期252-258,274,共8页

设计了一款12 bit高稳定性控制类数模转换器(DAC),该DAC集成了带有稳定启动电路的新型低失调带隙基准源(BGR),改善了基准电路的稳定性以及对温度和工艺的敏感性;DAC采用了改进的两级电阻串结构,通过开关电阻匹配和特殊版图布局,在既不... 设计了一款12 bit高稳定性控制类数模转换器(DAC),该DAC集成了带有稳定启动电路的新型低失调带隙基准源(BGR),改善了基准电路的稳定性以及对温度和工艺的敏感性;DAC采用了改进的两级电阻串结构,通过开关电阻匹配和特殊版图布局,在既不增加电路功耗又不扩大版图面积的前提下,提高了DAC的精度并降低了工艺浓度梯度对整体性能的影响。基于CSMC 0.5μm 5 V 1P4M工艺对所设计的DAC芯片进行了流片验证。测试结果表明:常温下DAC的微分非线性(DNL)小于0.45 LSB,积分非线性(INL)小于1.5 LSB,并且在-55~125℃内DNL小于1 LSB,INL小于2.5 LSB;5 V电源电压供电时功耗仅为3.5 m W,实现了高精度、高稳定性的设计目标。 展开更多

关键词 数模转换器(dac) 低失调 高精度 两级电阻串 带隙基准源(BGR)

在线阅读 下载PDF 职称材料

一种采用DEM译码的16 bit高性能数模转换器的设计 被引量：5

2

作者 徐振邦 居水荣 +1 位作者 刘马良 戈益坚 《半导体技术》 CAS CSCD 北大核心 2018年第10期721-728,共8页

分析了目前分段电流舵数模转换器（DAC）在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配（DEM）译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真... 分析了目前分段电流舵数模转换器（DAC）在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配（DEM）译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真,并完成了整体版图设计。该DAC核心部分芯片面积仅为2. 2 mm^2。采用0. 18μm CMOS工艺完成了该DAC的加工和性能参数测试。在1 GHz采样率和100 MHz输入信号频率条件下,该DAC的无杂散动态范围约为67 dB,三阶互调失真约为76 dB,整体性能优于目前同类研究成果。 展开更多

关键词 数模转换器(dac) 分段电流舵 电流源匹配 动态元件匹配(DEM)译码 无杂散动态范围(SFDR)

在线阅读 下载PDF 职称材料

一种16bit2.5GS/s高动态性能数模转换器设计 被引量：1

3

作者 张理振 吴俊杰 +1 位作者 刘海涛 沈逸骅 《半导体技术》 CAS 北大核心 2020年第5期338-344,共7页

设计了一种高动态性能电流舵数模转换器(DAC),其满摆幅输出电流为20 mA。采用三段分段结合低位R-2R网络的混合分段结构,整个DAC仅使用了两种不同尺寸的电流源单元。采用模拟前台校准技术对这两种电流源及其比例关系进行校准,以较小的尺... 设计了一种高动态性能电流舵数模转换器(DAC),其满摆幅输出电流为20 mA。采用三段分段结合低位R-2R网络的混合分段结构,整个DAC仅使用了两种不同尺寸的电流源单元。采用模拟前台校准技术对这两种电流源及其比例关系进行校准,以较小的尺寸实现较高的匹配性,同时引入共源共栅MOSFET和抽血电流源进一步提高了输出阻抗,降低了差分端输出阻抗差异,最终提高了DAC的动态性能。采用TSMC 55 nm CMOS工艺进行了流片验证。测试结果表明,2.5 GS/s采样速率下、输出信号频率1.000 9 GHz时,该DAC的无杂散动态范围为62.21 dBc,噪声功率谱密度约为-154 dBm/Hz,功耗约为226 mW,芯片面积为2.5 mm×1.8 mm。 展开更多

关键词 数模转换器(dac) 电流舵 抽血电流源 前台校准 动态性能

在线阅读 下载PDF 职称材料

一款直流偏移自校准的多模数模转换器 被引量：1

4

作者 林雁飞 徐肯 +1 位作者 梁振 叶晖 《半导体技术》 CAS 北大核心 2019年第7期511-519,共9页

设计了一款应用于GSM/WCDMA/LTE发射机中的多模10 bit数模转换器(DAC),该DAC采用了5+5的分段式电阻型结构,达到面积和性能优化折中。通过数字可编程设计,该DAC可根据不同带宽和数据率的要求合理地控制偏置电流的大小,实现不同应用场景... 设计了一款应用于GSM/WCDMA/LTE发射机中的多模10 bit数模转换器(DAC),该DAC采用了5+5的分段式电阻型结构,达到面积和性能优化折中。通过数字可编程设计,该DAC可根据不同带宽和数据率的要求合理地控制偏置电流的大小,实现不同应用场景的低功耗目标。此外,该DAC还集成了一款改进的直流偏移自校准电路,将发射机本振泄露的抑制提高了20 dB以上。而且,直流偏移自校准在芯片上电期间完成,既不影响通道的正常工作,又不消耗额外的功耗,解决了现有的技术问题。该DAC采用0.13μm 1P4M CMOS工艺进行设计和流片,占用芯片面积小于0.1 mm^2。测试结果表明,该DAC在0.1~10 MHz的信号带宽下,具有63.0~76.8 dB的信噪失真比(SNDR)和67.9~77.9 dB的无杂散动态范围(SFDR);在1.5 V的供电电压下的最大功耗为2.2 mW。 展开更多

关键词 数模转换器(dac) 分段式结构 直流偏移 自校准 多模 发射机

在线阅读 下载PDF 职称材料

基于ATE的高速DAC射频参数SFDR测试技术优化 被引量：1

5

作者 沈锺杰 张一圣 +1 位作者 孔锐 王建超 《现代电子技术》 北大核心 2024年第2期16-20,共5页

利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次... 利用集成电路自动测试设备(ATE)测试高速DAC射频参数时,由于ATE测试板PCB走线较长、损耗较大以及机台提供的信号抖动比实装大等原因,导致ATE上高速DAC射频参数测试指标低于实装测试值。为此,文中介绍DAC电路的工作原理和测试方法;其次为解决上述问题,对测试码的生成以及PCB的布局等进行一系列改进,并将改进前后的测试值与典型值进行对比。结果表明,改进措施成效显著,大大优化了高速DAC射频参数的测试指标,使得SFDR等高频DAC动态类参数指标接近或达到实装测试值。 展开更多

关键词 集成电路 自动测试设备(ATE) 高速数模转换器 射频参数 SFDR参数 测试码 PCB测试板

在线阅读 下载PDF 职称材料

基于0.18μm CMOS工艺的2GS/s 6 bit数模转换器

6

作者 张翼 孟桥 +1 位作者 李小梅 唐凯 《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2012年第5期837-842,共6页

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯... 根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯国际0.18μm CMOS工艺下完成电路的版图设计和流片,芯片面积为975μm×775μm.对芯片进行的键合测试表明,其微分非线性为0.11 LSB,积分非线性为0.25 LSB;当采样时钟频率为2 GHz,输入信号频率为13.3 MHz时,无杂散动态范围为52.1 dB,功耗为79 mW. 展开更多

关键词 数模转换器 超高速 超宽带 CMOS工艺 分段电流舵

在线阅读 下载PDF 职称材料

基于查找表均衡的高速SerDes发送端设计 被引量：1

7

作者 陶保明 张春茗 +1 位作者 任一凡 戢小亮 《半导体技术》 北大核心 2025年第5期488-496,共9页

为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信... 为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信道高频损耗严重和信号完整性问题,并简化了全定制电路设计的复杂度;其主体结构包括DSP、温度编码器、重定时器、32:4多路复用器(MUX)、1 UI脉冲发生器+4:1 MUX、源串联端接(SST)型DAC驱动器。仿真结果显示:在1.05 V工作电压且信道衰减为12 dB@16 GHz条件下,发送端输出32 Gbit/s NRZ信号眼高为258 mV,眼宽为0.75UI;输出64 Gbit/s PAM4信号眼高为64 mV,眼宽为0.40 UI;版图面积为0.116 mm^(2),电路功耗为57.42 mW,获得了良好的均衡性能。 展开更多

关键词 数字信号处理(DSP) 前馈均衡 串行器/解串器(SerDes) 源串联端接(SST)驱动器 数模转换器(dac)

在线阅读 下载PDF 职称材料

Cirrus Logic推出新型数模转换器

8

《半导体技术》 CAS CSCD 北大核心 2010年第8期857-857,共1页

2010年7月16日，CirrusLogic公司推出其成本最低的集成了立体声线路驱动器的24位数模转换器（DAC）CS4354。CS4354是CirrusLogic推出的第四代音频DAC，集成了地居中2Vrms线路驱动器，适用于视频游戏机、蓝光光盘及DVD系统、电视机、机... 2010年7月16日，CirrusLogic公司推出其成本最低的集成了立体声线路驱动器的24位数模转换器（DAC）CS4354。CS4354是CirrusLogic推出的第四代音频DAC，集成了地居中2Vrms线路驱动器，适用于视频游戏机、蓝光光盘及DVD系统、电视机、机顶盒及数字媒体播放器等消费类家用音频应用。CS4354减少了对多个系统元件的需求，标志着简化模拟输出电路设计方面的重大进展，节约了系统成本及板上空间。CS4354采用一个片上电荷泵产生负电源，并利用单5v电源输出1个地居中、2Vrms过滤线路电平信号。这种架构改善了低频响应和音频质量，并通过消除隔直流电容器、静音和杂音抑制电路及昂贵的高压电源，极大地降低了所需的外部元件成本。 展开更多

关键词 CirrusLogic公司 数模转换器 线路驱动器 数字媒体播放器 音频dac DVD系统 系统元件 模拟输出

在线阅读 下载PDF 职称材料

新型双声道音频Σ-ΔDAC小面积插值滤波器的设计实现 被引量：2

9

作者 刘素娟 张特 陈建新 《电子与信息学报》 EI CSCD 北大核心 2011年第3期749-753,共5页

该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道... 该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道的同步。设计在TSMC 0.18μm 1.8 V/3.3 V 1P5M CMOS工艺上实现,测试信噪比为106 dB,数字部分芯片的面积仅为0.198 mm2,功耗为0.65 mW。这种设计方法降低了Σ-ΔDAC系统中数字部分的面积和功耗,给模拟部分留有较大的设计裕量,这对模数混合系统的设计具有重要的意义。 展开更多

关键词 Σ-Δ数模转换器(dac) 插值滤波器 双声道复用 重新排序

在线阅读 下载PDF 职称材料

MAX108在超高速实时采样系统中的应用 被引量：1

10

作者 贾静 李宛洲 《半导体技术》 CAS CSCD 北大核心 2002年第5期51-54,57,共5页

MAX108是一种转换速率为1.5Gs/s、模拟输入带宽为2.2GHz的8位高速A/D转换芯片。本文介绍了其特点和三种工作模式,并给出了对应于MAX108不同工作模式的实时采样系统的设计与实现。

关键词 A/D转换器 工作模式 超高速实时采样系统 数模转换器 MAX108 应用 信息处理

在线阅读 下载PDF 职称材料

应用于GFSK开环调制的幅度可编程DAC设计

11

作者 陈伟庆 李富华 阴亚东 《半导体技术》 CAS CSCD 北大核心 2013年第12期899-904,共6页

采用中芯国际(SMIC)公司的0.18μm 1.8 V CMOS工艺设计实现了一款应用于高斯频移键控(GFSK)开环频率调制系统中的数模转换器(DAC)电路。为实现GFSK调制系数可编程,并有效降低DAC电路的功耗和芯片面积,该DAC的低7位数据位通过R-2R梯形结... 采用中芯国际(SMIC)公司的0.18μm 1.8 V CMOS工艺设计实现了一款应用于高斯频移键控(GFSK)开环频率调制系统中的数模转换器(DAC)电路。为实现GFSK调制系数可编程,并有效降低DAC电路的功耗和芯片面积,该DAC的低7位数据位通过R-2R梯形结构的二进制加权电阻网络完成高速数模转换功能;同时高3位数据位通过逻辑译码电路调整R-2R梯形电路的偏置电压,实现DAC输出电压幅度的可编程,从而完成了GFSK调制系数的编程控制。芯片测试结果显示,在1.8 V电源电压供电下,当数据转换频率为16 MHz时,DAC能有效完成数模转换功能,消耗电流约为0.55 mA,并且DAC芯片版图面积小于0.02 mm2。 展开更多

关键词 高斯频移键控(GFSK) 数模转换器(dac) 低功耗 数模转换器 R-2R梯形 网络 锁相环(PLL)

在线阅读 下载PDF 职称材料

用2个8位DAC替换16位DAC 被引量：2

12

作者 李苏文 《电测与仪表》 北大核心 1999年第10期22-22,48,共2页

ＨＰ 公司、ＴＥＫ 公司等进口仪表及一些电路中采用了１６ 位ＤＡＣ， 本文介绍用两个８位ＤＡＣ 替代１６ 位ＤＡＣ 的原理与实现。

关键词 dac 数模转换器

在线阅读 下载PDF 职称材料

基于InP DHBT工艺的6 bit DAC设计与实现

13

作者 王子青 赵子润 龚剑 《半导体技术》 CAS CSCD 北大核心 2018年第8期579-583,638,共6页

基于In P双异质结双极晶体管（DHBT）工艺设计并实现了一款6 bit高速数模转换器（DAC）芯片,该In P工艺DHBT器件的电流增益截止频率大于200 GHz,最高振荡频率大于285 GHz。DAC芯片采用R-2R梯形电阻电流舵结构,输入级采用缓冲预放大器结... 基于In P双异质结双极晶体管（DHBT）工艺设计并实现了一款6 bit高速数模转换器（DAC）芯片,该In P工艺DHBT器件的电流增益截止频率大于200 GHz,最高振荡频率大于285 GHz。DAC芯片采用R-2R梯形电阻电流舵结构,输入级采用缓冲预放大器结构,实现输入缓冲及足够高的增益;D触发器单元采用采样/保持两级锁存拓扑结构实现接收数据的时钟同步;采用开关电流源单元及R-2R电阻单元,减小芯片体积,实现高速采样。该DAC最终尺寸为4.5 mm×3.5 mm,功耗为3.5 W。实测结果表明,该DAC可以很好地实现10 GHz采样时钟下的斜坡输出,微分非线性为＋0.4/-0.24 LSB,积分非线性为＋0.61/-0.64 LSB。 展开更多

关键词 数模转换器(dac) R-2R电阻梯 InP双异质结双极晶体管(DHBT) 电流舵 主从D触发器

在线阅读 下载PDF 职称材料

ADI公司16 bit DAC的速率倍增到每秒10亿次采样

14

《半导体技术》 CAS CSCD 北大核心 2005年第2期78-78,共1页

美国模拟器件公司在北京发布业界首款采样速率达到1 GSPS(吉次采样每秒)的16 bit数模转换器(DAC)，这一速率是同类产品的两倍。更重要的是，AD9779在具有业界领先的高速率的同时，还保持了ADI公司品牌的信号处理性能一一提供一流的动态... 美国模拟器件公司在北京发布业界首款采样速率达到1 GSPS(吉次采样每秒)的16 bit数模转换器(DAC)，这一速率是同类产品的两倍。更重要的是，AD9779在具有业界领先的高速率的同时，还保持了ADI公司品牌的信号处理性能一一提供一流的动态范围、噪声和失真性能，并且其功耗比同类产品低36％。AD9779是一种高集成度内插式双通道DAC，适合于用作诸如W—CDMA， 展开更多

关键词 dac ADI公司 数模转换器 高速率 W—CDMA 美国模拟器件公司 高集成度 北京 倍增 同类产品

在线阅读 下载PDF 职称材料

泰克公司推出采用全球速度最快DAC的下一代高性能任意波形发生器

15

《电子测量与仪器学报》 CSCD 2013年第3期269-269,共1页

泰克公司日前宣布，推出采样率高达50GS／s的下一代任意波形发生器一新AWG70000。通过提供业内最佳的高采样率、长波形内存和深动态范围组合，新AWG70000系列任意波形发生器可满足宽带电子、高速串行通信、光网络及高级研究应用领域的... 泰克公司日前宣布，推出采样率高达50GS／s的下一代任意波形发生器一新AWG70000。通过提供业内最佳的高采样率、长波形内存和深动态范围组合，新AWG70000系列任意波形发生器可满足宽带电子、高速串行通信、光网络及高级研究应用领域的广泛和高标准的信号发生需要。AWG70000任意波形发生器采用了同一天泰克元件解决方案公司（TektronixComponentSolutions）正式宣布推出的全球速度最快、最准确的1O位商用数／模转换器（DAC）专用集成电路（ASIC）TDAC．25。 展开更多

关键词 任意波形发生器 泰克公司 速度 dac 性能 高速串行通信 专用集成电路 数 模转换器

在线阅读 下载PDF 职称材料

直接数字频率合成信号发生器的设计 被引量：11

16

作者 黄春平 万其明 贺贵腾 《压电与声光》 CSCD 北大核心 2011年第5期840-845,共6页

简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现。该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM)STM32F10... 简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现。该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM)STM32F103进行频率控制字、相位控制字,频率输出显示等控制。由于FPGA的晶振是50MHz,经过增强型锁相环(PLL)后采样频率可达到250MHz,通过14位400MSPS的高速数模转换器(DAC)和7阶椭圆低通滤波器,最终输出的正弦波最大频率可达到70MHz。 展开更多

关键词 直接频率合成信号发生器 现场可编程门阵列 指令单片机(ARM) 高速数模转换器(dac) 椭圆滤波器

在线阅读 下载PDF 职称材料

基于现场可编程门阵列并行频率源的改进方法 被引量：3

17

作者 徐跃 简金蕾 +2 位作者 任宏滨 连可 吉阳 《探测与控制学报》 CSCD 北大核心 2016年第2期82-87,共6页

针对传统直接数字频率合成(DDS)电路中相位累加器与波形查找表的工作频率与高速数模转换器(DAC)采样频率不匹配的问题,提出了基于现场可编程门阵列(FPGA)并行频率源的改进方法。该方法采用改进的8路并行DDS电路有效地扩展了DDS电路的输... 针对传统直接数字频率合成(DDS)电路中相位累加器与波形查找表的工作频率与高速数模转换器(DAC)采样频率不匹配的问题,提出了基于现场可编程门阵列(FPGA)并行频率源的改进方法。该方法采用改进的8路并行DDS电路有效地扩展了DDS电路的输出带宽;基于并行DDS结构,利用FPGA和高速DAC生成了不同调制模式下的通信信号,并在Vivado2014.2环境下进行测试。实验表明:该设计具有结构简单、易于实现、分辨率高等特点,可用于雷达、电子对抗领域中宽频带高分辨率信号的产生。 展开更多

关键词 并行直接数字频率合成 波形查找表 现场可编程门阵列 调制 高速数模转换器

在线阅读 下载PDF 职称材料

一种高稳定度的恒温电路及其应用 被引量：1

18

作者 韦冠一 翟利华 +3 位作者 李雪松 李志明 于丽娟 张子斌 《核电子学与探测技术》 CAS CSCD 北大核心 2013年第5期576-580,共5页

以一种相对较低精度的温度传感器集成芯片为温度测量元件,实现了一种高稳定度的恒温电路。该电路使用调节加热功率的模拟控制方式实现温度控制。达到稳定工作后,在24 h内环境温度从23℃变化到33℃的条件下,恒温空间内温度变化小于±... 以一种相对较低精度的温度传感器集成芯片为温度测量元件,实现了一种高稳定度的恒温电路。该电路使用调节加热功率的模拟控制方式实现温度控制。达到稳定工作后,在24 h内环境温度从23℃变化到33℃的条件下,恒温空间内温度变化小于±0.002℃。应用该恒温技术,研制了一套满幅输出为10 V的微型18位远程控制数字-模拟转换(DAC)模块。在满幅输出条件下,1 h稳定度小于±4μV,8 h稳定度小于±6μV。 展开更多

关键词 高稳定 温度控制 高分辨 数模转换器(dac)

在线阅读 下载PDF 职称材料