期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于逻辑设计的高速CRC并行算法研究及其FPGA实现
被引量：
17
1
作者
毕占坤
张羿猛
+1 位作者
黄芝平
王跃科
《仪器仪表学报》
EI
CAS
CSCD
北大核心
2007年第12期2244-2249,共6页
循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式...
循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。
展开更多
关键词
循环冗余校验
高速并行算法
现场可编程门阵列
在线阅读
下载PDF
职称材料
题名
基于逻辑设计的高速CRC并行算法研究及其FPGA实现
被引量：
17
1
作者
毕占坤
张羿猛
黄芝平
王跃科
机构
国防科学技术大学机电工程与自动化学院
出处
《仪器仪表学报》
EI
CAS
CSCD
北大核心
2007年第12期2244-2249,共6页
文摘
循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。
关键词
循环冗余校验
高速并行算法
现场可编程门阵列
Keywords
cyclic redundancy check
high-speed parallel algorithm
FPGA
分类号
TN911.22 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于逻辑设计的高速CRC并行算法研究及其FPGA实现
毕占坤
张羿猛
黄芝平
王跃科
《仪器仪表学报》
EI
CAS
CSCD
北大核心
2007
17
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
