期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
10 Gbit/s高速串行通道的优化设计与研究 被引量:7
1
作者 苏浩航 闫静纯 《微波学报》 CSCD 北大核心 2020年第5期12-17,共6页
随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整... 随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整性仿真及优化设计,分析了介质材料、铜厚,以及AC耦合电容带来的影响,并提出了优化措施。在此基础上,提出了板间光电链路的仿真分析方法,进行了通道仿真,计算了传输通道的损耗,并将仿真眼图和实测眼图进行了对比。由对比结果可知,仿真结果与实测结果高度相似,眼高相对误差为7.3%,眼宽相对误差为11.4%。提出的分析方法对板间光电高速链路及高速串行链路中信号衰减和失真情况的分析起到有效的预估和指导作用。 展开更多
关键词 高速链路 高速串行通道 信号完整性 眼图
在线阅读 下载PDF
10Gbit/s高速串行通道的Hspice仿真研究
2
作者 廖骞 刘贤炳 《光通信研究》 北大核心 2008年第5期4-5,9,共3页
随着光传输技术的飞速发展,信号传输速率已经突破Gbit/s级,高速通道的仿真分析已成为系统开发成功与否的关键一环。文章简要介绍了Hspice仿真的基本原理和基本方法,并详细讨论了基于Hspice软件的高速串行通道仿真方法,通过仿真眼图的对... 随着光传输技术的飞速发展,信号传输速率已经突破Gbit/s级,高速通道的仿真分析已成为系统开发成功与否的关键一环。文章简要介绍了Hspice仿真的基本原理和基本方法,并详细讨论了基于Hspice软件的高速串行通道仿真方法,通过仿真眼图的对比结果说明影响高速通道性能的几个关键环节以及改善通道特性的方法。 展开更多
关键词 HSPICE仿真 眼图 高速串行通道
在线阅读 下载PDF
适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器 被引量:3
3
作者 辛可为 吕方旭 +1 位作者 王建业 王和明 《空军工程大学学报(自然科学版)》 CSCD 北大核心 2019年第5期64-69,共6页
为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器... 为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。 展开更多
关键词 两级锁相环 采样鉴相器 环形振荡器 通道高速串行接口
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部