期刊文献+
共找到45篇文章
< 1 2 3 >
每页显示 20 50 100
精简指令集计算机协处理器设计 被引量:3
1
作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多
关键词 精简指令计算机 处理器 高速缓存 并行表查找 寄存器堆 指令架构
在线阅读 下载PDF
ARM微处理器中断响应时间的实验研究 被引量:7
2
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 处理器 精简指令计算机
在线阅读 下载PDF
网络处理器设计分析及其应用前景 被引量:10
3
作者 彭来献 田畅 郑少仁 《电信科学》 北大核心 2001年第1期63-66,共4页
当今网络容量和性能的高速发展迫切要求网络设备具有线速和智能的处理能力。当传统的设计方案难以同时满足这两方面的需求时 ,网络处理器应运而生。本文详细介绍了网络处理器技术 ,根据网络设备开发需求 ,分析了网络处理器软硬件设计要... 当今网络容量和性能的高速发展迫切要求网络设备具有线速和智能的处理能力。当传统的设计方案难以同时满足这两方面的需求时 ,网络处理器应运而生。本文详细介绍了网络处理器技术 ,根据网络设备开发需求 ,分析了网络处理器软硬件设计要求。在简要介绍了当今市场上几种主流产品基础上 ,对网络处理器所面临的挑战及今后的发展作了简短的讨论。 展开更多
关键词 网络处理器 专用成电路 精简指令电路 网络设备 通信网
在线阅读 下载PDF
32位RISC微处理器流水线设计 被引量:7
4
作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页
简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多
关键词 处理器 精简指令 流水线 低功耗
在线阅读 下载PDF
基于32位数字信号处理器和16位同步串行模数转换器的配用电监控终端设计 被引量:4
5
作者 施慧 徐琳茜 田世明 《电网技术》 EI CSCD 北大核心 2007年第21期72-76,共5页
采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器,设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施,提高了装置的可靠性;应用软硬件缓冲技术和优化... 采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器,设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施,提高了装置的可靠性;应用软硬件缓冲技术和优化的历史数据查询算法提高了系统效率。采用GPRS作为通信手段,并对其应用可靠性进行了深入研究和实践。在定点数字信号处理器中采用C语言编程,提高了系统的可靠性和可维护性。 展开更多
关键词 配用电 监控终端 32位数字信号处理器 嵌入式先进精简指令处理器 16位同步串行模数转换器 抗干扰 可靠性 缓冲技术:通用分组无线业务(GPRS)
在线阅读 下载PDF
一种高速低功耗32位RISC微处理器的设计 被引量:1
6
作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页
采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多
关键词 精简指令 处理器 片上系统 低功耗 超大规模成电路 VLSI FDU32
在线阅读 下载PDF
基于现场可编程门阵列的RISC处理器设计 被引量:1
7
作者 东野长磊 《计算机工程》 CAS CSCD 北大核心 2011年第11期242-244,共3页
基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方... 基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。 展开更多
关键词 现场可编程门阵列 精简指令计算机处理器 流水线相关性 算术逻辑单元
在线阅读 下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
8
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令计算机 处理器 流水线 分支预测
在线阅读 下载PDF
用于IToF传感器的极低功耗RISC-V专用处理器设计 被引量:4
9
作者 黄正伟 刘宏伟 徐渊 《计算机工程》 CAS CSCD 北大核心 2022年第9期146-154,共9页
IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针... IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构(RISC-V)的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。 展开更多
关键词 光电传感器 硬件加速器 专用处理器 第五代精简指令架构 现场可编程门阵列
在线阅读 下载PDF
16位嵌入式微处理器核的设计及验证 被引量:1
10
作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多
关键词 嵌入式系统 处理器 精简指令计算机 VERILOG硬件描述语言 现场可编程门阵列
在线阅读 下载PDF
一种8bRISC微处理器的综合 被引量:1
11
作者 王志鸿 李桂宏 梁齐 《现代电子技术》 2004年第22期88-90,99,共4页
近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RA... 近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RAM模块的综合方法及与其他模块的接口问题。所使用的软件为 Synopsys的 Design Analyzer以及 Avan-ti!的 Rapidcompiler,综合库是中芯国际 0 .35μm的综合库。综合出的网表已通过门级验证。 展开更多
关键词 超大规模成电路 片上系统 处理器 精简指令 综合
在线阅读 下载PDF
网络处理器的分析与演进
12
作者 叶磊 卢军 曹丽 《光通信研究》 北大核心 2004年第5期41-43,64,共4页
文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.
关键词 网络处理器 专用成电路 精简指令计算机 线速
在线阅读 下载PDF
PowerPC RISC微处理器 被引量:1
13
作者 马荣彪 《电光与控制》 1995年第4期41-45,共5页
本文简要介绍了PowerPC系列RISC微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。
关键词 RISC 处理器 精简指令电脑
在线阅读 下载PDF
RISC3200的MDS-II指令集扩展
14
作者 姚英彪 汪斌 +1 位作者 章坚武 刘鹏 《计算机工程》 CAS CSCD 北大核心 2008年第10期22-24,共3页
通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200... 通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200的媒体核心算法的处理性能提高2-5倍左右。 展开更多
关键词 处理器 精简指令 媒体应用 指令扩展
在线阅读 下载PDF
面向流密码的反馈移位寄存器专用指令集扩展
15
作者 戴强 戴紫彬 张立朝 《小型微型计算机系统》 CSCD 北大核心 2014年第8期1822-1826,共5页
反馈移位寄存器是众多流密码算法的核心部件,加快反馈移位寄存器操作是提高流密码处理速度的关键.为提高传统流密码算法中反馈移位寄存器软件实现性能,在分析通用微处理器上反馈移位操作特征的基础上,设计了相应的反馈移位寄存器RISC扩... 反馈移位寄存器是众多流密码算法的核心部件,加快反馈移位寄存器操作是提高流密码处理速度的关键.为提高传统流密码算法中反馈移位寄存器软件实现性能,在分析通用微处理器上反馈移位操作特征的基础上,设计了相应的反馈移位寄存器RISC扩展指令和灵活高效的硬件支持单元,构建了基于NIOSⅡ的SOPC测试平台,测试结果表明,使用扩展指令后,通用微处理器上反馈移位操作性能最大提高7.5倍,而流密码算法软件实现性能也随之提高了3~4倍. 展开更多
关键词 流密码 反馈移位寄存器 精简指令处理器 指令扩展
在线阅读 下载PDF
一种FFT并行处理机的设计与实现 被引量:2
16
作者 张犁 李双飞 +1 位作者 石光明 李甫 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2010年第4期630-635,共6页
专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用.为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实... 专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用.为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实现方法.设计了基于精简指令集处理器体系结构的可编程处理单元,以其为核心构成并行处理系统,采用通信矩阵解决了并行系统内各个处理单元间的数据交换问题,实现了1 024点快速傅里叶变换的并行处理.实验结果表明,在快速傅里叶变换处理方面,其处理速度比典型数字信号处理器提高30%,且具有系统并行规模大、功能灵活可变、设计复杂程度适当、设计重复利用性好的优点,非常适合在现场可编程逻辑门阵列中以SoC的形式实现. 展开更多
关键词 专用指令处理器 快速傅里叶变换 精简指令处理器 并行处理 数据通信
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
17
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机微处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
地应力监测中定位与姿态数据采集系统设计 被引量:2
18
作者 谷静博 关桂霞 +3 位作者 赵海盟 谭翔 晏磊 王文祥 《计算机应用》 CSCD 北大核心 2014年第9期2752-2756,2760,共6页
针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构... 针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构,设计并完成定位与姿态测量特征数据提取算法,基于LCD触摸屏和Qt/Embedded进行数据采集处理终端的图形用户界面设计并实现人机交互;另外,系统在完成控制显示等功能的同时能将所需数据实时存储至SD卡,为后续数据分析提供依据。系统联调与外场实验验证表明:该系统能够完成定位与姿态数据的实时采集和处理,数据获取效率较高,有效解决了地应力监测中的实时定姿定位,能够高速、实时、可靠地进行地应力低频电磁监测。 展开更多
关键词 地应力监测 数据采 高级精简指令系统计算机 嵌入式LINUX QT/EMBEDDED
在线阅读 下载PDF
一种ARM+FPGA的可裁剪以太网串口服务器设计 被引量:4
19
作者 徐巧玉 周新稳 +1 位作者 王军委 朱佩 《河南科技大学学报(自然科学版)》 CAS 北大核心 2018年第6期24-29,34,共7页
针对目前以太网串口服务器串口数量固定而无法实时增减的问题,提出一种基于高级精简指令集处理器(ARM)和现场可编程门阵列(FPGA)的以太网串口服务器设计方案。该以太网串口服务器采用ARM+FPGA构架,以ARM+LAN8720芯片为以太网硬件平台,在... 针对目前以太网串口服务器串口数量固定而无法实时增减的问题,提出一种基于高级精简指令集处理器(ARM)和现场可编程门阵列(FPGA)的以太网串口服务器设计方案。该以太网串口服务器采用ARM+FPGA构架,以ARM+LAN8720芯片为以太网硬件平台,在μC/OS-Ⅱ操作系统上实现以太网通信。以FPGA+接口芯片作为串口硬件平台,基于FPGA构建串口单元模块实现串口通信。通过操作系统的多任务管理、可变静态存储控制器(FSMC)的映射寄存器地址操作及FPGA的多串口管理等功能的设计,实现多串口的增减操作。通过对串口增减操作过程中动态资源分配算法的研究,求出本系统能实现的最大串口数量。实验结果表明:该以太网串口服务器能够实现多串口通信,串口数量可增减,且波特率可独立设置,最大波特率可达115 200 bit/s,最大串口数为35。 展开更多
关键词 高级精简指令集处理器 现场可编程门阵列 可裁剪 以太网 串口
在线阅读 下载PDF
汽车安防检测系统的设计与实现 被引量:1
20
作者 王秀峰 崔刚 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期5-9,共5页
以ARM为开发平台,结合检测技术、传感器技术、GPS技术、GPRS技术、数字滤波技术设计以汽车安防检测为目的嵌入式系统.从软硬件两方面具体论述了系统的总体设计,建立了相关的数学模型,对提高系统可靠性提出了相应措施,软件方面采用平均... 以ARM为开发平台,结合检测技术、传感器技术、GPS技术、GPRS技术、数字滤波技术设计以汽车安防检测为目的嵌入式系统.从软硬件两方面具体论述了系统的总体设计,建立了相关的数学模型,对提高系统可靠性提出了相应措施,软件方面采用平均值滤波法和中位值滤波法抑制各种频率的干扰信号,阐述了该系统的优势.本嵌入式系统以低成本、高性能、实时性、高可靠性等优势实现汽车安防功能,具有很高的实用价值. 展开更多
关键词 嵌入式系统 高级精简指令集处理器 汽车安防 全球卫星定位系统 通用元组分组交换网络业务
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部