期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
底层相关的VLSI高层次设计策略 被引量:2
1
作者 边计年 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第11期827-829,共3页
在 VL SI系统设计、行为设计和逻辑设计过程中 ,未考虑到的与半导体制造工艺有关的因素 (如延迟、功耗问题等 )严重影响设计结果的性能 ,以至使物理设计结果的性能远离原来的设计目标 .针对这个问题 ,文中提出与底层有关的 VL SI高层次... 在 VL SI系统设计、行为设计和逻辑设计过程中 ,未考虑到的与半导体制造工艺有关的因素 (如延迟、功耗问题等 )严重影响设计结果的性能 ,以至使物理设计结果的性能远离原来的设计目标 .针对这个问题 ,文中提出与底层有关的 VL SI高层次设计策略 ,将影响性能的底层参数和信息引入高层次设计中 。 展开更多
关键词 VLSI 时处驱动 CAD 高层次设计 工艺映射
在线阅读 下载PDF
数字系统中高层次设计的最优调度算法比较
2
作者 王晓峰 何积丰 《计算机工程》 CAS CSCD 北大核心 2005年第10期87-88,230,共3页
高层次设计技术是数字系统设计的关键技术,是近年来国内外研究、开发和应用的热门课题。文章用形式化方法描述了两种流行的高层次设计的软件算法,并进行了实验验证。
关键词 高层次设计 数据流图 剪枝
在线阅读 下载PDF
应用吴方法进行高层次定界模型检验
3
作者 杨志 马光胜 +1 位作者 冯刚 邵晶波 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第2期137-143,共7页
以吴方法为理论基础,提出一种针对高层次设计验证的定界模型检验方法·通过使用多项式等式建模高层次设计和待验证性质,将定界模型检验问题转化为定理证明问题,并用吴方法有效地解决该定理证明问题·实验结果表明,与基于布尔SA... 以吴方法为理论基础,提出一种针对高层次设计验证的定界模型检验方法·通过使用多项式等式建模高层次设计和待验证性质,将定界模型检验问题转化为定理证明问题,并用吴方法有效地解决该定理证明问题·实验结果表明,与基于布尔SAT、基于LP的RTLSAT以及基于非线性求解器的性质检验方法相比,该方法在时间消耗上具有相当大的优势· 展开更多
关键词 高层次设计 定界模型检验 吴方法 形式验证
在线阅读 下载PDF
基于FPGA实现快速移位器的设计方案比较
4
作者 陈雷 高德远 +2 位作者 樊晓桠 胡剑 周昔平 《计算机工程与应用》 CSCD 北大核心 2003年第31期18-19,共2页
该文讨论了在FPGA中的用高层次设计方法实现快速移位器时,对不同位数的移位器,全译码,部分译码和全编码三种实现方案如何选取。
关键词 移位器 高层次设计 FPGA
在线阅读 下载PDF
FPGA设计在工作站上的实现
5
作者 王水 《电讯技术》 北大核心 1995年第6期29-37,共9页
本文主要讲述了在工作站上实现FPGA设计的2种方法,并介绍了电子系统设计的一种新途径一VHDL语言设计。
关键词 现场 可编程门阵列 高层次设计 工作站
在线阅读 下载PDF
可综合RTL级电路模型
6
作者 杨波 高德远 王党辉 《计算机工程与应用》 CSCD 北大核心 2000年第12期17-18,30,共3页
高层次设计方法使电路的设计发生了巨大的变化,但许多设计者在使用时却感到从语言模型到电路模型的差异使得他们很难掌握这种方法,电路设计后仿真通过率低.文章结合VHDL语言探讨了高层次设计方法在具体设计中的应用,通过明确各种电路的... 高层次设计方法使电路的设计发生了巨大的变化,但许多设计者在使用时却感到从语言模型到电路模型的差异使得他们很难掌握这种方法,电路设计后仿真通过率低.文章结合VHDL语言探讨了高层次设计方法在具体设计中的应用,通过明确各种电路的描述方法,提高电路描述的正确性,从而能最大限度地发挥高层设计方法的优点. 展开更多
关键词 高层次设计方法 集成电路 电路模型 RTL
在线阅读 下载PDF
面向FPGA部署的改进YOLO铝片表面缺陷检测系统 被引量:2
7
作者 戴伟杰 王衍学 +1 位作者 李昕鸣 王祎颜 《电子测量与仪器学报》 CSCD 北大核心 2023年第9期160-167,共8页
在工业生产中,产品缺陷的智能检测是至关重要的。现场可编程门阵列(FPGA)是一种具有算力强、功耗低等特点的嵌入式设备,能够将小型卷积神经网络部署其中。本文基于Xilinx Zynq系列FPGA设计了一套改进YOLOv2目标检测算法,在模型框架中增... 在工业生产中,产品缺陷的智能检测是至关重要的。现场可编程门阵列(FPGA)是一种具有算力强、功耗低等特点的嵌入式设备,能够将小型卷积神经网络部署其中。本文基于Xilinx Zynq系列FPGA设计了一套改进YOLOv2目标检测算法,在模型框架中增加重排序层,对切片图进行并行计算处理后再重组,完成铝片表面缺陷的检测。该算法经过高层次设计(HLS)后,进行RTL转换与IP核封装,并导入到工程项目中完成SoC设计。通过综合、布局布线后生成比特流文件,导入至PYNQ镜像中,完成对铝片表面的工业缺陷检测。实验结果表明,本系统能够准确地检测出缺陷,并将功耗降低至2.494 W。 展开更多
关键词 FPGA YOLOv2算法 高层次综合设计 PYNQ 异构计算
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部