-
题名电子产品面板控制芯片的物理验证
被引量：1
- 1
-
-
作者
王仁平
施隆照
-
机构
福州大学
-
出处
《电子工艺技术》
2010年第3期168-171,共4页
-
基金
福建省科技厅创新基金项目(项目编号:2009C0102)
福建省教育厅项目(项目编号:JA09001)
福建省自然科学基金青年项目(项目编号:2009J05143)
-
文摘
电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。
-
关键词
Dracula
面板控制芯片
设计规则检查
物理验证
-
Keywords
Dracula
Panel controller chip
Design rule check
Physical verification
-
分类号
TN302
[电子电信—物理电子学]
-
-
题名电子产品面板控制芯片的后端设计
- 2
-
-
作者
王仁平
施隆照
-
机构
福州大学物理与信息工程学院
-
出处
《电子科技》
2010年第9期14-17,共4页
-
基金
福建省科技厅创新基金资助项目(2009C0102)
福建省教育厅基金资助项目(JA09001)
-
文摘
采用SOC Encounter基于华虹NEC 0.35μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电源网络连接、布线时遇到的问题,提出解决办法。最终实现该芯片的物理设计,结果满足时序和制造工艺要求,并达到以下指标:工作频率12MHz,芯片面积1.089mm2,功耗为2.7152mW。
-
关键词
电子产品面板控制芯片
平面规划
布局布线
时钟树综合
可制造性设计
-
Keywords
electronic products panel controller chip
Floorplanning
placement and routing
clock tree synthesis
design for manufacturability
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
