期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
11
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
几种应用于触摸感应电路的ESD保护结构设计
被引量:
4
1
作者
居水荣
陆建恩
张海磊
《半导体技术》
CAS
CSCD
北大核心
2014年第4期254-258,278,共6页
电容式触摸感应检测按键电路是一类对静电特别敏感的电路,因此静电放电(ESD)保护结构的选择问题对这一类电路显得特别重要。一方面要确保所选择的ESD保护结构有足够的抗静电能力,另一方面这种ESD保护结构又不能使芯片的面积和成本增加太...
电容式触摸感应检测按键电路是一类对静电特别敏感的电路,因此静电放电(ESD)保护结构的选择问题对这一类电路显得特别重要。一方面要确保所选择的ESD保护结构有足够的抗静电能力,另一方面这种ESD保护结构又不能使芯片的面积和成本增加太多,基于此要求,介绍了3种应用在电容式触摸感应检测按键电路中的ESD保护结构。主要描述了这3种结构的电路形式和版图布局,着重阐述了为满足电容式触摸感应检测按键电路的具体要求而对这3种结构所作的改进。列出了这3种改进过后的ESD保护结构的特点、所占用芯片面积以及抗静电能力测试结果的比较。结果表明,经过改进后的3种ESD保护结构在保护能力、芯片面积利用率以及可靠性等方面都有了非常好的提升。
展开更多
关键词
静电
放电
(
esd
)
保护
结构
触摸感应检测按键电路
可控硅整流器
全芯片
esd
保护
二极管加电阻
esd
保护
在线阅读
下载PDF
职称材料
保护环版图结构对ESD防护器件耐压能力的影响
被引量:
5
2
作者
刘畅
黄鲁
张峰
《半导体技术》
CAS
CSCD
北大核心
2017年第3期205-209,共5页
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结...
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。
展开更多
关键词
静电
放电
(
esd
)
版图
保护
环
多指器件非均匀开启
传输线脉冲(TLP)测试
耐压能力
在线阅读
下载PDF
职称材料
一种用于继电保护的电源钳位静电放电电路
被引量:
5
3
作者
唐晓柯
李振国
+1 位作者
郭海兵
王源
《半导体技术》
CAS
北大核心
2021年第9期675-679,700,共6页
与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗。针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发...
与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗。针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发模块的电容,有效防止了继电保护下快速上电和高频噪声带来的误触发。利用电流镜结构获得大的等效ESD触发模块电容,保证了泄放晶体管的导通时间。利用钳位二极管技术,减小钳位电路触发模块的泄漏电流。基于标准65 nm CMOS工艺对电源钳位ESD电路进行了流片验证,测试结果表明,人体模型(HBM)ESD防护能力可达4 kV,泄漏电流为25.45 nA。
展开更多
关键词
静电
放电
(
esd
)
电源钳位电路
电流镜
继电
保护
低漏电
在线阅读
下载PDF
职称材料
CMOS集成电路中ESD保护技术研究
被引量:
3
4
作者
王翠霞
许维胜
+2 位作者
余有灵
吴启迪
范学峰
《现代电子技术》
2008年第8期1-3,共3页
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点...
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。
展开更多
关键词
静电
放电
失效模式
esd
保护
电路
栅耦合
在线阅读
下载PDF
职称材料
基于可控硅整流器的静电放电防护器件延迟特性
被引量:
1
5
作者
陈永光
刘进
+2 位作者
谭志良
张希军
李名杰
《高电压技术》
EI
CAS
CSCD
北大核心
2011年第12期2891-2896,共6页
为提高静电放电(ESD)防护器件的开启速度,减小被保护电路的损伤概率,在0.18μm CMOS混合信号工艺下,研究了结构参数、脉冲幅值对基于可控硅整流器(SCR)的ESD防护器件开启时间的影响。在基区渡越时间的基础上,加上了结电容的影响因素,完...
为提高静电放电(ESD)防护器件的开启速度,减小被保护电路的损伤概率,在0.18μm CMOS混合信号工艺下,研究了结构参数、脉冲幅值对基于可控硅整流器(SCR)的ESD防护器件开启时间的影响。在基区渡越时间的基础上,加上了结电容的影响因素,完善了器件防护延迟模型,当注入脉冲电压值增大到700V时,模型最大误差<0.5ns,在分析快沿脉冲的防护时更符合实际情况。仿真结果表明:当阱间距取5.00μm,N+与P+间隔取0.50μm,SCR的开启时间可降为1ns。此外,在大幅值的脉冲注入下,由于结电容的充电速度加快,SCR的开启也更为迅速。实验结果验证了模型和仿真分析的准确性,在一定程度上增大阱间距的宽度,减小N+与P+的间隔可以缩短SCR的开启时间,为该类型防护器件的设计、参数优化提供了理论依据。
展开更多
关键词
可控硅整流器(SCR)
静电
放电
(
esd
)防护器件
延迟特性
快沿脉冲
结构
参数
结电容
在线阅读
下载PDF
职称材料
利用键合线提高ESD保护电路射频性能的研究
被引量:
1
6
作者
杨涛
李昕
+2 位作者
陶煜
陈良月
高怀
《半导体技术》
CAS
CSCD
北大核心
2011年第10期804-808,共5页
提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路...
提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路结构的测试板级电路,测试结果表明:两种ESD保护电路结构的抗静电能力均达到20 kV,现有ESD保护电路结构在0~4.3 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为4.3 GHz;新型ESD保护电路结构在0~5.6 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为5.6 GHz。
展开更多
关键词
esd
保护
电路
键合线
新型
结构
抗
静电
能力
射频性能
在线阅读
下载PDF
职称材料
一种CMOS新型ESD保护电路设计
被引量:
1
7
作者
沈放
陈巍
+1 位作者
黄灿英
陈艳
《现代电子技术》
北大核心
2015年第24期128-131,共4页
金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工...
金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。
展开更多
关键词
静电
放电
(
esd
)
保护
栅极接地NMOS
抗
静电
电流集边效应
低成本
在线阅读
下载PDF
职称材料
带ESD保护的2.4GHz低噪声放大器的分析与设计
被引量:
3
8
作者
张浩
李智群
《高技术通讯》
EI
CAS
CSCD
北大核心
2010年第4期403-409,共7页
分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用...
分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用于无线传感网(WSN)的2.4GHz低噪声放大器。测试结果表明,低噪声放大器噪声系数(NF)为1.69dB,增益为15.2 dB,输入1 dB压缩点和输入三阶截点(IIP3)分别为-8dBm和1dBm,在1.8V电源电压下消耗电流3.1mA。
展开更多
关键词
低噪声放大器(LNA)
静电
放电
保护
(
esd
)
噪声优化
无线传感网(WSN)
互补金属氧化物半导体(CMOS)
在线阅读
下载PDF
职称材料
具有ESD防护及过流保护功能的VDMOS设计
9
作者
何建
谭开洲
+6 位作者
陈光炳
徐学良
王建安
谢家雄
任敏
李泽宏
张金平
《半导体技术》
CAS
CSCD
北大核心
2012年第8期612-616,共5页
提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实...
提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。
展开更多
关键词
垂直导电双扩散场效应晶体管(VDMOS)
过流
保护
静电
放电
(
esd
)
功率器件
可靠性
在线阅读
下载PDF
职称材料
深亚微米混合信号全芯片ESD电路设计
被引量:
2
10
作者
纪宗江
李冬梅
《半导体技术》
CAS
CSCD
北大核心
2009年第5期506-509,共4页
随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战。从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计。设计中分析了传统输出端保护...
随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战。从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计。设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护。这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。设计采用TSMC0.18μm工艺,测试结果验证了该设计的有效性。
展开更多
关键词
静电
放电
全芯片
混合信号
输出
保护
保持
结构
在线阅读
下载PDF
职称材料
0.13μm IC产品MM模式ESD失效机理
被引量:
3
11
作者
吴峰霞
申俊亮
蔡斌
《半导体技术》
CAS
CSCD
北大核心
2013年第10期786-791,共6页
对静电放电(ESD)测试所得到的失效样品进行了物理失效分析,采用塑封体背面研磨、光发射显微镜(EMMI)从背面抓取热点的方法进行异常现象定位,通过剥层技术查找发生在金属化系统及器件层的各种缺陷,定位发生ESD失效的具体位置,进一步研究...
对静电放电(ESD)测试所得到的失效样品进行了物理失效分析,采用塑封体背面研磨、光发射显微镜(EMMI)从背面抓取热点的方法进行异常现象定位,通过剥层技术查找发生在金属化系统及器件层的各种缺陷,定位发生ESD失效的具体位置,进一步研究ESD失效机理。结果表明:0.13μm硅工艺IC产品芯片ESD失效可发生在任一输入/输出(I/O)管脚与地/电源之间;失效模式主要为金属熔融、介质击穿和MOS管过流烧毁;失效原因为静电压导致I/O与地(GND)之间的ESD保护电路NMOS管漏端击穿烧毁引起大电流,造成金属局部发热达到Al的熔点发生熔融而致短路,I/O与电源之间的过电压造成GND的焊盘发生电压击穿现象。
展开更多
关键词
静电
放电
(
esd
)
esd
保护
电路
esd
损伤
失效模式
失效机理
在线阅读
下载PDF
职称材料
题名
几种应用于触摸感应电路的ESD保护结构设计
被引量:
4
1
作者
居水荣
陆建恩
张海磊
机构
江苏信息职业技术学院电子信息工程系
出处
《半导体技术》
CAS
CSCD
北大核心
2014年第4期254-258,278,共6页
文摘
电容式触摸感应检测按键电路是一类对静电特别敏感的电路,因此静电放电(ESD)保护结构的选择问题对这一类电路显得特别重要。一方面要确保所选择的ESD保护结构有足够的抗静电能力,另一方面这种ESD保护结构又不能使芯片的面积和成本增加太多,基于此要求,介绍了3种应用在电容式触摸感应检测按键电路中的ESD保护结构。主要描述了这3种结构的电路形式和版图布局,着重阐述了为满足电容式触摸感应检测按键电路的具体要求而对这3种结构所作的改进。列出了这3种改进过后的ESD保护结构的特点、所占用芯片面积以及抗静电能力测试结果的比较。结果表明,经过改进后的3种ESD保护结构在保护能力、芯片面积利用率以及可靠性等方面都有了非常好的提升。
关键词
静电
放电
(
esd
)
保护
结构
触摸感应检测按键电路
可控硅整流器
全芯片
esd
保护
二极管加电阻
esd
保护
Keywords
electronic static discharge (
esd
) protection structure
touch pad detector
siliconcontrolled rectifiers
full chip
esd
protection
diode and resistor
esd
protection
分类号
TN432 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
保护环版图结构对ESD防护器件耐压能力的影响
被引量:
5
2
作者
刘畅
黄鲁
张峰
机构
中国科学技术大学电子科学与技术系
中国科学院自动化研究所国家专用集成电路设计工程技术研究中心
出处
《半导体技术》
CAS
CSCD
北大核心
2017年第3期205-209,共5页
文摘
基于华润上华0.5μm双极-CMOS-DMOS(BCD)工艺设计制备了不同保护环分布情况下的叉指型内嵌可控硅整流器的横向扩散金属氧化物半导体(LDMOS-SCR)结构器件,并利用传输线脉冲(TLP)测试比较静电放电(ESD)防护器件的耐压能力。以LDMOS-SCR结构为基础,按照16指、8指、4指和2指设置保护环,形成4种不同类型的版图结构。通过器件的直流仿真分析多指器件的开启情况,利用传输线脉冲测试对比不同保护环版图结构的耐压能力。仿真和测试结果表明,改进后的3类版图结构相对于普遍通用的第一类版图结构,二次击穿电流都有所提升,其中每8指设置一个保护环的版图结构二次击穿电流提升了76.36%,其单位面积的鲁棒性能也最好,为相应工艺设计最高耐压值的ESD防护器件提供了参考结构和方法。
关键词
静电
放电
(
esd
)
版图
保护
环
多指器件非均匀开启
传输线脉冲(TLP)测试
耐压能力
Keywords
electrostatic discharge(
esd
)
layout
guard ring
non-uniform turn-on of multifinger device
transmission line pulse(TLP) testing
voltage-tolerance capacity
分类号
TN386.1 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
一种用于继电保护的电源钳位静电放电电路
被引量:
5
3
作者
唐晓柯
李振国
郭海兵
王源
机构
北京智芯微电子科技有限公司
北京大学微纳电子学系
出处
《半导体技术》
CAS
北大核心
2021年第9期675-679,700,共6页
基金
国家电网公司总部管理科技项目(5100-201941436A-0-0-00)。
文摘
与消费类电子产品相比,用于继电保护的集成电路(IC)面临着更为严苛的静电放电(ESD)环境,需要高可靠性的电源钳位ESD电路,但这会给芯片带来较大的泄漏功耗。针对继电保护电路的ESD需求,提出了一种低漏电型电源钳位ESD电路,减小了ESD触发模块的电容,有效防止了继电保护下快速上电和高频噪声带来的误触发。利用电流镜结构获得大的等效ESD触发模块电容,保证了泄放晶体管的导通时间。利用钳位二极管技术,减小钳位电路触发模块的泄漏电流。基于标准65 nm CMOS工艺对电源钳位ESD电路进行了流片验证,测试结果表明,人体模型(HBM)ESD防护能力可达4 kV,泄漏电流为25.45 nA。
关键词
静电
放电
(
esd
)
电源钳位电路
电流镜
继电
保护
低漏电
Keywords
electrostatic discharge(
esd
)
power clamp circuit
current mirror
relay protection
low leakage current
分类号
TN43 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
CMOS集成电路中ESD保护技术研究
被引量:
3
4
作者
王翠霞
许维胜
余有灵
吴启迪
范学峰
机构
同济大学半导体与信息技术研究所
同济大学
出处
《现代电子技术》
2008年第8期1-3,共3页
基金
863项目:高性能集成型电子镇流器关键技术研究与开发(2006AA05Z211)
文摘
分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。
关键词
静电
放电
失效模式
esd
保护
电路
栅耦合
Keywords
electrostatic discharge, failure mode
esd
protection circuit
gate coupling
分类号
TN433 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于可控硅整流器的静电放电防护器件延迟特性
被引量:
1
5
作者
陈永光
刘进
谭志良
张希军
李名杰
机构
军械工程学院
出处
《高电压技术》
EI
CAS
CSCD
北大核心
2011年第12期2891-2896,共6页
基金
国家自然科学基金(60971042)
国防科技重点实验室基金(9140C87020410JB3403)~~
文摘
为提高静电放电(ESD)防护器件的开启速度,减小被保护电路的损伤概率,在0.18μm CMOS混合信号工艺下,研究了结构参数、脉冲幅值对基于可控硅整流器(SCR)的ESD防护器件开启时间的影响。在基区渡越时间的基础上,加上了结电容的影响因素,完善了器件防护延迟模型,当注入脉冲电压值增大到700V时,模型最大误差<0.5ns,在分析快沿脉冲的防护时更符合实际情况。仿真结果表明:当阱间距取5.00μm,N+与P+间隔取0.50μm,SCR的开启时间可降为1ns。此外,在大幅值的脉冲注入下,由于结电容的充电速度加快,SCR的开启也更为迅速。实验结果验证了模型和仿真分析的准确性,在一定程度上增大阱间距的宽度,减小N+与P+的间隔可以缩短SCR的开启时间,为该类型防护器件的设计、参数优化提供了理论依据。
关键词
可控硅整流器(SCR)
静电
放电
(
esd
)防护器件
延迟特性
快沿脉冲
结构
参数
结电容
Keywords
silicon controlled rectifier(SCR)
electrostatic discharge(
esd
) protection devices
delay characteristics
fast rising pulse
structural parameter
junction capacitance
分类号
O441.1 [理学—电磁学]
在线阅读
下载PDF
职称材料
题名
利用键合线提高ESD保护电路射频性能的研究
被引量:
1
6
作者
杨涛
李昕
陶煜
陈良月
高怀
机构
东南大学苏州研究院高频高功率器件与集成技术研究中心
东南大学国家ASIC系统工程中心
出处
《半导体技术》
CAS
CSCD
北大核心
2011年第10期804-808,共5页
基金
江苏省科技支撑计划工业部分重点项目(BE2010129)
文摘
提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路结构的测试板级电路,测试结果表明:两种ESD保护电路结构的抗静电能力均达到20 kV,现有ESD保护电路结构在0~4.3 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为4.3 GHz;新型ESD保护电路结构在0~5.6 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为5.6 GHz。
关键词
esd
保护
电路
键合线
新型
结构
抗
静电
能力
射频性能
Keywords
esd
protection circuit
bonding wire
novel struct ure
electrostatic prevention ability
radio-frequency performance
分类号
TN305.96 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
一种CMOS新型ESD保护电路设计
被引量:
1
7
作者
沈放
陈巍
黄灿英
陈艳
机构
南昌大学科学技术学院
出处
《现代电子技术》
北大核心
2015年第24期128-131,共4页
基金
江西省教育改革课题(JXJG-11-22-2)
江西省教育改革课题(JXJG-13-28-6)
+2 种基金
江西省教育改革课题(JXJG-14-28-8)
江西省教育厅青年科学基金项目(GJJ12165)
江西省教育教学"十二五"规划课题(11YB452)
文摘
金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。
关键词
静电
放电
(
esd
)
保护
栅极接地NMOS
抗
静电
电流集边效应
低成本
Keywords
esd
protection
gate-grounded n MOS
anti-static electricity
current crowding effect
low cost
分类号
TN43-34 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
带ESD保护的2.4GHz低噪声放大器的分析与设计
被引量:
3
8
作者
张浩
李智群
机构
东南大学射频与光电集成电路研究所
出处
《高技术通讯》
EI
CAS
CSCD
北大核心
2010年第4期403-409,共7页
基金
863计划(2007AA01Z2A7)
江苏省'六大人才高峰'资助项目
文摘
分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用于无线传感网(WSN)的2.4GHz低噪声放大器。测试结果表明,低噪声放大器噪声系数(NF)为1.69dB,增益为15.2 dB,输入1 dB压缩点和输入三阶截点(IIP3)分别为-8dBm和1dBm,在1.8V电源电压下消耗电流3.1mA。
关键词
低噪声放大器(LNA)
静电
放电
保护
(
esd
)
噪声优化
无线传感网(WSN)
互补金属氧化物半导体(CMOS)
Keywords
low noise amplifier (LNA), electrostatic discharge (
esd
) protection, noise optimization, wireless sensor network (WSN), CMOS
分类号
TN722.3 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
具有ESD防护及过流保护功能的VDMOS设计
9
作者
何建
谭开洲
陈光炳
徐学良
王建安
谢家雄
任敏
李泽宏
张金平
机构
中国民航飞行学院
中国电子科技集团公司第二十四研究所
电子科技大学电子薄膜与集成器件国家重点实验室
出处
《半导体技术》
CAS
CSCD
北大核心
2012年第8期612-616,共5页
文摘
提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。
关键词
垂直导电双扩散场效应晶体管(VDMOS)
过流
保护
静电
放电
(
esd
)
功率器件
可靠性
Keywords
vertical double-diffusion MOSFET(VDMOS)
over-current protection
electro-static discharge(
esd
)
power device
reliability
分类号
TN386.1 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
深亚微米混合信号全芯片ESD电路设计
被引量:
2
10
作者
纪宗江
李冬梅
机构
清华大学微电子学研究所
清华大学电子工程系
出处
《半导体技术》
CAS
CSCD
北大核心
2009年第5期506-509,共4页
基金
中关村科技园区小企业创新支持资金
文摘
随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战。从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计。设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护。这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的。设计采用TSMC0.18μm工艺,测试结果验证了该设计的有效性。
关键词
静电
放电
全芯片
混合信号
输出
保护
保持
结构
Keywords
electrostatic discharge
esd
whole-chip
mix-signal
output protect
protection system
分类号
TN431 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
0.13μm IC产品MM模式ESD失效机理
被引量:
3
11
作者
吴峰霞
申俊亮
蔡斌
机构
北京南瑞智芯微电子科技有限公司
出处
《半导体技术》
CAS
CSCD
北大核心
2013年第10期786-791,共6页
文摘
对静电放电(ESD)测试所得到的失效样品进行了物理失效分析,采用塑封体背面研磨、光发射显微镜(EMMI)从背面抓取热点的方法进行异常现象定位,通过剥层技术查找发生在金属化系统及器件层的各种缺陷,定位发生ESD失效的具体位置,进一步研究ESD失效机理。结果表明:0.13μm硅工艺IC产品芯片ESD失效可发生在任一输入/输出(I/O)管脚与地/电源之间;失效模式主要为金属熔融、介质击穿和MOS管过流烧毁;失效原因为静电压导致I/O与地(GND)之间的ESD保护电路NMOS管漏端击穿烧毁引起大电流,造成金属局部发热达到Al的熔点发生熔融而致短路,I/O与电源之间的过电压造成GND的焊盘发生电压击穿现象。
关键词
静电
放电
(
esd
)
esd
保护
电路
esd
损伤
失效模式
失效机理
Keywords
electrostatic discharge (
esd
)
esd
protective circuit
esd
damage
failure mode
failure mechanism
分类号
TN406 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
几种应用于触摸感应电路的ESD保护结构设计
居水荣
陆建恩
张海磊
《半导体技术》
CAS
CSCD
北大核心
2014
4
在线阅读
下载PDF
职称材料
2
保护环版图结构对ESD防护器件耐压能力的影响
刘畅
黄鲁
张峰
《半导体技术》
CAS
CSCD
北大核心
2017
5
在线阅读
下载PDF
职称材料
3
一种用于继电保护的电源钳位静电放电电路
唐晓柯
李振国
郭海兵
王源
《半导体技术》
CAS
北大核心
2021
5
在线阅读
下载PDF
职称材料
4
CMOS集成电路中ESD保护技术研究
王翠霞
许维胜
余有灵
吴启迪
范学峰
《现代电子技术》
2008
3
在线阅读
下载PDF
职称材料
5
基于可控硅整流器的静电放电防护器件延迟特性
陈永光
刘进
谭志良
张希军
李名杰
《高电压技术》
EI
CAS
CSCD
北大核心
2011
1
在线阅读
下载PDF
职称材料
6
利用键合线提高ESD保护电路射频性能的研究
杨涛
李昕
陶煜
陈良月
高怀
《半导体技术》
CAS
CSCD
北大核心
2011
1
在线阅读
下载PDF
职称材料
7
一种CMOS新型ESD保护电路设计
沈放
陈巍
黄灿英
陈艳
《现代电子技术》
北大核心
2015
1
在线阅读
下载PDF
职称材料
8
带ESD保护的2.4GHz低噪声放大器的分析与设计
张浩
李智群
《高技术通讯》
EI
CAS
CSCD
北大核心
2010
3
在线阅读
下载PDF
职称材料
9
具有ESD防护及过流保护功能的VDMOS设计
何建
谭开洲
陈光炳
徐学良
王建安
谢家雄
任敏
李泽宏
张金平
《半导体技术》
CAS
CSCD
北大核心
2012
0
在线阅读
下载PDF
职称材料
10
深亚微米混合信号全芯片ESD电路设计
纪宗江
李冬梅
《半导体技术》
CAS
CSCD
北大核心
2009
2
在线阅读
下载PDF
职称材料
11
0.13μm IC产品MM模式ESD失效机理
吴峰霞
申俊亮
蔡斌
《半导体技术》
CAS
CSCD
北大核心
2013
3
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部