期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
隔离型达林顿管静态漏电失效分析
1
作者 王旭 段超 +1 位作者 龚欣 孟猛 《半导体技术》 CAS CSCD 北大核心 2014年第8期629-632,共4页
分析了半导体器件静态漏电对高可靠设备造成的危害。对比了失效器件在不同偏压条件下的测试结果,结合器件芯片版图的设计特点以及制造工艺特点,对隔离型达林顿管静态漏电的失效现象进行了分析,通过故障树分析,排除了外部沾污、静电损伤... 分析了半导体器件静态漏电对高可靠设备造成的危害。对比了失效器件在不同偏压条件下的测试结果,结合器件芯片版图的设计特点以及制造工艺特点,对隔离型达林顿管静态漏电的失效现象进行了分析,通过故障树分析,排除了外部沾污、静电损伤、过电应力损伤等使用问题导致器件失效的可能性,提出了器件出现异常静态漏电流是因为采用扩散方法制作的pn结深度不足导致的假设,并利用磨角染色法证明了失效芯片隔离岛隔离墙pn结深度不足的假设,并提出了改进意见。 展开更多
关键词 高可靠设备 隔离型达林顿 静态漏电 失效分析 磨角染色法
在线阅读 下载PDF
SRAM静态低功耗设计 被引量:2
2
作者 封晴 章慧彬 夏光 《电子与封装》 2008年第11期16-19,共4页
在标准的Fabless CMOS工艺线上,由于没有对静态存储器生产进行过专门的工艺优化,在有大规模SRAM嵌入设计的ASIC与SoC电路中,静态电流较大。文章讨论了静态存储器单元静态漏电模式,采用了国内某标准CMOS工艺线提供的0.25μm SPICE模型,使... 在标准的Fabless CMOS工艺线上,由于没有对静态存储器生产进行过专门的工艺优化,在有大规模SRAM嵌入设计的ASIC与SoC电路中,静态电流较大。文章讨论了静态存储器单元静态漏电模式,采用了国内某标准CMOS工艺线提供的0.25μm SPICE模型,使用HSPICE软件对六管静态存储器单元的静态漏电进行了模拟,介绍了一种高可靠、基于0.25μm标准CMOS工艺的低功耗静态存储器设计的解决方案,适用于要求低待机功耗的标准静态存储器、嵌入式静态存储器电路设计。 展开更多
关键词 静态存储器 静态漏电 低功耗 SRAM ISB
在线阅读 下载PDF
浅析一种新能源汽车低压蓄电池智能补电系统方案设计 被引量:4
3
作者 周晓兵 吴文 杨希志 《汽车电器》 2022年第5期14-15,18,共3页
与传统燃油汽车相比,新能源汽车控制器多,整车静态漏电流大,低压电池更容易亏电。本文提出了低压蓄电池智能补电系统方案设计,解决了非蓄电池本身品质导致的亏电问题。
关键词 新能源汽车 低压蓄电池 静态漏电 亏电 智能补电
在线阅读 下载PDF
基于多阈值电压技术的低功耗芯片设计 被引量:3
4
作者 沈志春 夏玥 +2 位作者 刘心舸 张清贵 吴欣延 《集成电路应用》 2022年第12期20-23,共4页
阐述一款低功耗芯片的设计,利用多阈值电压设计技术来降低静态漏电功耗,探讨一种基于层次化设计技术来降低功耗的方案,采用模块化进行综合优化设计,满足设计时序,降低22.5%的漏电功耗。
关键词 电子器件 静态漏电功耗 综合优化 多阈值电压设计
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部