-
题名针对线间串扰现象的静态定时分析
被引量：2
- 1
-
-
作者
沈培福
李华伟
-
机构
中国科学院计算技术研究所信息网络实验室
北京师范大学计算机科学与技术系
-
出处
《计算机工程与科学》
CSCD
2005年第4期25-28,53,共5页
-
基金
国家自然科学基金项目(90207002
60242001)
中科院计算所基础研究基金(20036160)
-
文摘
超深亚微米工艺下,线间串扰是导致电路故障的主要原因之一。尽管可能导致故障的线间串扰的数量巨大,但真正会引起故障的线间串扰却相对较少。因此,如果能在对电路验证或测试前进行静态定时分析,找出那些导致电路故障的线间串扰,则可以有效提高测试生成效率,并降低测试成本。基于此目的,文章在静态定时分析中引入对线间串扰现象的分析,在线时延模型的基础上使用重叠跳变对故障模型,只需要求出与最长通路的重叠跳变对即可。在对 ISCAS'89基准电路的实验中,各电路需要测试的串扰数平均减少至 10%以下。相对于已发表的实验结果,本文的实验结果具有较高的CPU效率。
-
关键词
集成电路
制造工艺
超深亚微米工艺
线间串扰现象
静态定时分析
-
Keywords
crosstalk
overlapped transition pairs
delay testing
STA
-
分类号
TM405
[电气工程—电器]
-
-
题名考虑串扰的集成电路静态定时分析方法
被引量：1
- 2
-
-
作者
王伟芳
李华伟
-
机构
湘潭大学信息工程学院
中国科学院计算技术研究所计算机体系结构国家重点实验室(筹)
-
出处
《计算机工程与设计》
CSCD
北大核心
2013年第11期3845-3850,共6页
-
基金
国家自然科学基金项目(61176040)
-
文摘
针对电路设计流程中静态定时问题,介绍了基于时间窗口和跳变图的考虑串扰的静态定时分析方法。通过判断受害线和侵略线的时间窗或跳变图是否有交叠,筛选出可能产生串扰效应的耦合线对;结合串扰延迟计算公式,将串扰引起额外时延加入通路时延中,从而使静态定时分析的结果更准确,并将该方法集成到一款商业EDA工具中。实验结果表明,该方法能更准确的表示最坏情况下的通路时延,相比于时间窗口的方法,跳变图增加了少许时间和空间开销,却能够多删除约24%的虚假耦合线对。
-
关键词
集成电路
耦合电容
串扰
静态定时分析
时延
EDA工具
-
Keywords
integrated circuits
coupling capacitance
crosstalk
static timing analysis
delay
EDA tool
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-
-
题名动态定时验证系统设计与实现
- 3
-
-
作者
石雄
-
机构
南昌陆军学院计算机室
-
出处
《计算机辅助设计与图形学学报》
EI
CSCD
1994年第2期125-131,共7页
-
文摘
动态定时验证系统是高速硬件定时验证系统的一个子系统。它采用六值模拟方法，建立带延迟的模拟模型，可区分信号的上升跳变、下降跳变对延迟的影响。用Ｓ－Ｃ输入激励方法动态模拟、计算路径集，可去除伪路径，能较精确地报告关键长、短路径，检查建立／保持时间、最小脉宽错误，给出一定测试向量下的内部各点的输出波形。
-
关键词
定时验证
静态定时分析
电路设计
-
Keywords
timing verification, static timing analysis, dynamic timing simulate, delay model,testing vector.
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
