期刊文献+
共找到32篇文章
< 1 2 >
每页显示 20 50 100
集成CMOS行波放大器的设计和仿真 被引量:3
1
作者 李富华 李征帆 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第12期1781-1784,共4页
采用有耗片内螺旋电感和 0 .1 8μm CMOS工艺对集成行波放大器进行了设计 ,其仿真增益在 1 4GHz的频带内大于 1 5 d B.仿真了有耗片内螺旋电感的分布参数对放大器增益的影响 ,该仿真结果对放大器的设计和优化具有很好的指导作用 .
关键词 集成cmos行波放大器 设计 微波集成电路 增益 片内螺旋电感 计算机仿真
在线阅读 下载PDF
2.4GHz0.25μmCMOS集成低噪声放大器的设计 被引量:5
2
作者 詹福春 王文骐 李长生 《半导体技术》 CAS CSCD 北大核心 2004年第5期81-85,共5页
采用TSMC 0.25mm CMOS工艺,设计了单端和差分两种工作在2.4GHz可应用于蓝牙的全集成低噪声放大器。详述了设计过程并给出了优化仿真结果。经比较得出,差分低噪声放大器为了取得和单端低噪声放大几乎同样的性能,要消耗双倍的功耗和面积,... 采用TSMC 0.25mm CMOS工艺,设计了单端和差分两种工作在2.4GHz可应用于蓝牙的全集成低噪声放大器。详述了设计过程并给出了优化仿真结果。经比较得出,差分低噪声放大器为了取得和单端低噪声放大几乎同样的性能,要消耗双倍的功耗和面积,但因其对共模信号干扰的免疫力以及对衬底耦合的抑制作用而越来越受到青睐。 展开更多
关键词 cmos 单端低噪声放大器 差分低噪声放大器 射频集成电路 无线通信 射频接收机
在线阅读 下载PDF
集成CMOS限幅放大器的研究 被引量:1
3
作者 李富华 王长清 伍博 《河南师范大学学报(自然科学版)》 CAS CSCD 2004年第4期37-40,共4页
提出了一种具有低通网络的高速放大器拓扑,基于增益带宽约束条件和低通网络的特性的研究对高速放大器进行了优化设计.此外,基于中芯国际集成电路公司提供的0.18μm器件模型、共面线的分布参数模型,文中分别研究了共面线的频变分布参数... 提出了一种具有低通网络的高速放大器拓扑,基于增益带宽约束条件和低通网络的特性的研究对高速放大器进行了优化设计.此外,基于中芯国际集成电路公司提供的0.18μm器件模型、共面线的分布参数模型,文中分别研究了共面线的频变分布参数、负载电阻以及n沟道MOSFET的栅宽对放大器增益、带宽的影响,为高速限幅放大器的优化设计提供了理论指导和设计依据. 展开更多
关键词 高速放大器 0.18μm cmos工艺 低通网络 cmos集成电路
在线阅读 下载PDF
基于斩波技术的CMOS运算放大器失调电压的消除设计 被引量:17
4
作者 吴孙桃 林凡 +1 位作者 郭东辉 李静 《半导体技术》 CAS CSCD 北大核心 2003年第8期60-64,共5页
实现传感器系统的高分辨率,要求其内部运算放大器具有低失调电压和低噪声的性能,为此介绍了一种可减少运算放大器的失调电压和低频噪声的斩波技术,并基于该技术进行温度传感器中CMOS运算放大电路失调电压的消除设计,最后通过SPICE仿真... 实现传感器系统的高分辨率,要求其内部运算放大器具有低失调电压和低噪声的性能,为此介绍了一种可减少运算放大器的失调电压和低频噪声的斩波技术,并基于该技术进行温度传感器中CMOS运算放大电路失调电压的消除设计,最后通过SPICE仿真分析来权衡电路各参数的设定。 展开更多
关键词 斩波技术 cmos 运算放大器 失调电压 消除设计 集成电路
在线阅读 下载PDF
2-GHzCMOS射频低噪声放大器的设计与测试 被引量:11
5
作者 林敏 王海永 +1 位作者 李永明 陈弘毅 《电子学报》 EI CAS CSCD 北大核心 2002年第9期1278-1281,共4页
本文采用 CMOS艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试。测试结果表明,该放大器工作在 2.04GHz的中心频率上,3dB带宽约为 110MHz,功率增益为 22dB,NF小于 3.3dB.测试结果与仿真结果能够很好... 本文采用 CMOS艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试。测试结果表明,该放大器工作在 2.04GHz的中心频率上,3dB带宽约为 110MHz,功率增益为 22dB,NF小于 3.3dB.测试结果与仿真结果能够很好地吻合. 展开更多
关键词 cmos射频集成电路 低噪声放大器 噪声 无线通信
在线阅读 下载PDF
一种高压摆率低电压CMOS AB类放大器的设计 被引量:3
6
作者 胡荣 何尚平 罗小青 《沈阳工业大学学报》 EI CAS 北大核心 2017年第6期680-685,共6页
为了增加单位增益频率与压摆率,并能够工作在低电源电压下,同时降低偏置电流,提出了一种改进的基于0.18μm CMOS工艺的AB类放大器,其采用多级放大器结构,第一级为具有电流镜负载的NMOS差分对,第二反相级由共源放大器实现,第三极为AB类... 为了增加单位增益频率与压摆率,并能够工作在低电源电压下,同时降低偏置电流,提出了一种改进的基于0.18μm CMOS工艺的AB类放大器,其采用多级放大器结构,第一级为具有电流镜负载的NMOS差分对,第二反相级由共源放大器实现,第三极为AB类放大器,其能够在±500 m V电源下工作.电路仿真结果显示该放大器相位裕度为87°;总补偿电容为5 p F,与传统放大器相比减少了50%;单位增益频率为21.17 MHz,比传统放大器增大约10倍;压摆率为7.5和8.57 V/μs,与传统电路相比,分别增加了2.8倍和2.6倍.此外,与其他文献相比,该放大器具有较大的单位增益带宽和压摆率以及较小的功耗. 展开更多
关键词 模拟集成电路 cmos AB类放大器 转换速率 低电压 低功耗 单位增益频率 相位裕度 电阻负载
在线阅读 下载PDF
应用QFN封装的CMOS运算放大器芯片设计 被引量:1
7
作者 陈宏 杨树 +1 位作者 郭清 刘立 《实验室研究与探索》 CAS 北大核心 2022年第4期103-106,共4页
设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电... 设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电性能好,达到CMOS制造工艺的技术要求。这种创新设计的版图面积和芯片体积小、质量轻、集成度高,可降低芯片的工业制造成本,对解决晶圆利用率低和产出低的问题具有实践价值。 展开更多
关键词 芯片设计 集成电路 cmos工艺 封装 运算放大器
在线阅读 下载PDF
心电图机专用IC-CMOS低噪声前置放大器的设计 被引量:1
8
作者 李联 姜黎 《电子学报》 EI CAS CSCD 北大核心 1994年第11期87-89,共3页
CMOS低噪声、低漂移、低失调运放是为"心电图机专用集成电路"而设计的,要求具有高输入阻抗、高CMRR、低漂移、低失调、尤其是低的1/f噪声。CMOS器件与双极型器件和JFET器件相比,通常有较大的1/f噪声电压。由... CMOS低噪声、低漂移、低失调运放是为"心电图机专用集成电路"而设计的,要求具有高输入阻抗、高CMRR、低漂移、低失调、尤其是低的1/f噪声。CMOS器件与双极型器件和JFET器件相比,通常有较大的1/f噪声电压。由于采用特殊的设计技术,使我们研制的CMOS运放具有较低的1/f噪声,且功耗较低。经研制及投片,实例得0.05Hz~250Hz等效输入噪声电压峰峰值小于2.5μV,±2.5V到±10V电源电压下输入失调小于1mV,共模抑制比110dB以上,完全达到设计指标。该运放可广泛用于生物医学电子学及其他需要低噪声运放的场合,在±2.5V工作时亦可作为微功耗运放使用。 展开更多
关键词 cmos 心电图机 专用集成电路 前置放大器
在线阅读 下载PDF
全差分结构低功耗CMOS运算放大器设计 被引量:3
9
作者 肖莹慧 《沈阳工业大学学报》 EI CAS 北大核心 2017年第6期670-674,共5页
为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同... 为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W. 展开更多
关键词 cmos集成电路 增益增强 运算跨导放大器 高速 高增益 低功耗 折叠共源共栅结构 高增益带宽
在线阅读 下载PDF
CMOS毫米波低功耗超宽带共栅低噪声放大器(英文) 被引量:4
10
作者 杨格亮 王志功 +3 位作者 李智群 李芹 刘法恩 李竹 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2014年第6期584-590,共7页
陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最... 陈述了一个基于单端共栅与共源共栅级联结构的超宽带低噪声放大器(LNA).该LNA用标准90-nm RFCMOS工艺实现并具有如下特征:在28.5~39 GHz频段内测得的平坦增益大于10 dB;-3 dB带宽从27~42 GHz达到了15 GHz,这几乎覆盖了整个Ka带;最小噪声系数(NF)为4.2dB,平均NF在27 ~ 42 GHz频段内为5.1 dB;S11在整个测试频段内小于-11 dB.40 GHz处输入三阶交调点(IIP3)的测试值为+2 dBm.整个电路的直流功耗为5.3 mW.包括焊盘在内的芯片面积为0.58 mm×0.48 mm。 展开更多
关键词 毫米波 宽带 互补金属氧化物半导体(cmos) 共栅 低噪声放大器(LNA) 集成电路(IC)
在线阅读 下载PDF
一种新型900MHz CMOS低噪声放大器的设计 被引量:1
11
作者 危长明 陈迪平 +1 位作者 王镇道 陈永洁 《半导体技术》 CAS CSCD 北大核心 2004年第1期63-67,共5页
对两种低噪声放大器(LNA)的构架进行了比较,详细推导了共源LNA的噪声系数与输入晶体管栅宽的关系及优化方法,设计了一种采用0.6μm标准CMOS工艺,工作于900MHz的新型差分低噪声放大器。在900MHz时,噪声系数为1.5 dB的情况下可提供22.5 d... 对两种低噪声放大器(LNA)的构架进行了比较,详细推导了共源LNA的噪声系数与输入晶体管栅宽的关系及优化方法,设计了一种采用0.6μm标准CMOS工艺,工作于900MHz的新型差分低噪声放大器。在900MHz时,噪声系数为1.5 dB的情况下可提供22.5 dB的功率增益,-3dB带宽为150MHz, S11达到-38dB,消耗的电流为5mA。 展开更多
关键词 cmos 低噪声放大器 噪声系数 射频集成电路
在线阅读 下载PDF
一种Si CMOS的Ka波段毫米波功率放大器 被引量:3
12
作者 陶李 田彤 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2021年第2期190-196,共7页
为了满足毫米波雷达或通信系统对更高发射功率的需求,基于65 nm Bulk Si CMOS工艺制程设计了一款Ka频段功率放大器。该功率放大器工作于30~32 GHz,采用了共源共栅差分对结构的两级放大单元,使用中和电容增强电路的稳定性,并以变压器为... 为了满足毫米波雷达或通信系统对更高发射功率的需求,基于65 nm Bulk Si CMOS工艺制程设计了一款Ka频段功率放大器。该功率放大器工作于30~32 GHz,采用了共源共栅差分对结构的两级放大单元,使用中和电容增强电路的稳定性,并以变压器为基础设计实现了片上无源阻抗匹配网络。经过测试,该功率放大器在工作频段内的最大输出功率为16.3 dBm。当功率放大器过驱动时,其最大功率附加效率为16.9%,-1 dB压缩点为13.2 dBm,功率增益为23.6 dB。这种功率放大器芯片在功率增益和芯片面积利用率方面具有优势,为硅基毫米波功率放大器提供了一种可行的高功率输出的设计实例。 展开更多
关键词 cmos集成电路 毫米波 功率放大器 微波单片集成电路
在线阅读 下载PDF
24 GHz CMOS功率放大器芯片设计 被引量:1
13
作者 彭娜 谢蓉芳 +2 位作者 陈珂 吴风松 叶松 《无线电通信技术》 2017年第5期82-85,共4页
24 GHz频段在车载雷达和无人机方面应用广泛,但面临着提高集成度、降低成本的挑战,而CMOS毫米波芯片因其成本低和易于系统集成的优点,在毫米波通信系统的应用中占据着越来越重要的地位。因此提出一种基于CMOS工艺的24 GHz功率放大器芯... 24 GHz频段在车载雷达和无人机方面应用广泛,但面临着提高集成度、降低成本的挑战,而CMOS毫米波芯片因其成本低和易于系统集成的优点,在毫米波通信系统的应用中占据着越来越重要的地位。因此提出一种基于CMOS工艺的24 GHz功率放大器芯片的设计方法,包括24 GHz功放芯片的应用,以及有源器件的版图对其特征的影响及设计,给出了CMOS毫米波无源器件的特征及建模设计,最后对无源与有源器件进行了联合仿真,得到一个PAE为17%、Pout为10.7 d Bm的单级24 GHz功率放大器芯片。 展开更多
关键词 毫米波集成电路 功率放大器 cmos 雷达
在线阅读 下载PDF
一种 CMOS 高线性度压控跨导运算放大器 被引量:1
14
作者 周跃庆 赵玉山 《天津大学学报》 EI CAS CSCD 1997年第3期287-293,共7页
利用MOS管组合线性单元,设计一种CMOS跨导运算放大器,其线性补偿原理清晰,电路结构简单.SPICE模拟结果表明:在±5V电源及非线性误差小于1%条件下差模输入电压范围达8V(峰-峰值),-3dB带宽达10MH... 利用MOS管组合线性单元,设计一种CMOS跨导运算放大器,其线性补偿原理清晰,电路结构简单.SPICE模拟结果表明:在±5V电源及非线性误差小于1%条件下差模输入电压范围达8V(峰-峰值),-3dB带宽达10MHz,增益受片外电压控制。 展开更多
关键词 运算放大器 跨导放大器 模拟集成电路 cmos
在线阅读 下载PDF
用于低频小信号检测的CMOS放大器设计
15
作者 陈雷 《现代电子技术》 2007年第14期180-181,188,共3页
给出了一种用于低频小信号检测的放大器的设计,从分析性能要求出发,放大器采用了二级放大结构,差分输入,实现了较高的电压增益和较好的噪声性能。设计基于无锡上华CSMC 0.6μm CMOS工艺,使用HSpice进行了仿真,仿真结果表明,在5 V的工作... 给出了一种用于低频小信号检测的放大器的设计,从分析性能要求出发,放大器采用了二级放大结构,差分输入,实现了较高的电压增益和较好的噪声性能。设计基于无锡上华CSMC 0.6μm CMOS工艺,使用HSpice进行了仿真,仿真结果表明,在5 V的工作电压下,放大器的开环直流增益为79 dB,相位裕度为65°,单位增益带宽为80 MHz(CL=5 pF),共模抑制比为108 dB,功耗为2 mW。 展开更多
关键词 cmos放大器 模拟集成电路 传感放大 差分输入
在线阅读 下载PDF
宽带低噪声放大器单片微波集成电路 被引量:5
16
作者 戴剑 要志宏 +2 位作者 赵瑞华 宋学峰 刘帅 《半导体技术》 CAS CSCD 北大核心 2014年第4期259-263,共5页
从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应... 从行波放大器设计理论出发,研制了一款基于低噪声GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计的2~20GHz单片微波集成电路(MMIC)宽带低噪声放大器。该款放大器由九级电路构成。为了进一步提高放大器的增益,采用了一个共源场效应管和一个共栅场效应管级联的拓扑结构,每级放大器采用自偏压技术实现单电源供电。测试结果表明,本款低噪声放大器在外加+5V工作电压下,能够在2~20GHz频率内实现小信号增益大于16dB,增益平坦度小于士0.5dB,输出P-1dB大于14dBm,噪声系数典型值为2.5dB,输入和输出回波损耗均小于-15dB,工作电流仅为63mA,低噪声放大器芯片面积为3.1mm×1.3mm。 展开更多
关键词 砷化镓赝配高电子迁移率晶体管(PHEMT) 单片微波集成电路(MMIC) 低噪 放大器 宽带 行波
在线阅读 下载PDF
增益自适应高频低噪声放大器的单片集成设计研究 被引量:1
17
作者 孙宇 陈华君 +1 位作者 吴孙桃 郭东辉 《现代电子技术》 2008年第11期56-59,62,共5页
高频低噪声放大器(LNA)是无线通讯设备关键器件之一。由于无线通讯设备特别是移动通讯设备使用环境的条件限制,往往需要LNA器件具有自适应增益功能,以保证接收信号的稳定性。拟设计一款具有自适应增益控制的高频LNA单片集成电路,以T... 高频低噪声放大器(LNA)是无线通讯设备关键器件之一。由于无线通讯设备特别是移动通讯设备使用环境的条件限制,往往需要LNA器件具有自适应增益功能,以保证接收信号的稳定性。拟设计一款具有自适应增益控制的高频LNA单片集成电路,以TSMC 0.18 μm的RF-CMOS器件模型和工艺参数,给出一个增益范围在0-17 dB、噪声抑制比为0.2 dB,适用于DCS1800手机中的1.8 GHz增益自适应CMOS放大器电路。 展开更多
关键词 射频集成电路 低噪声放大器 增益自适应 cmos
在线阅读 下载PDF
155 Mbit/s和622 Mbit/s速率0.6μm CMOS工艺光纤用户网专用集成电路的部分核心芯片 被引量:4
18
作者 梁帮立 王志功 +2 位作者 田俊 章丽 熊明珍 《高技术通讯》 EI CAS CSCD 2003年第10期1-4,共4页
采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路... 采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路的水平。 展开更多
关键词 光纤通信 激光二极管驱动电路 前置放大器集成电路 限幅放大器集成电路 cmos工艺 芯片
在线阅读 下载PDF
CMOS射频集成电路的现状与进展 被引量:10
19
作者 王志华 吴恩德 《电子学报》 EI CAS CSCD 北大核心 2001年第2期233-238,共6页
随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指... 随着低功耗、可移动个人无线通信的发展和CMOS工艺性能的提高 ,用CMOS工艺实现无线通信系统的射频前端不仅必要而且可能 .本文讨论了用CMOS工艺实现射频集成电路的特殊问题 .首先介绍各种收发器的体系结构 ,对它们的优缺点进行比较 ,指出在设计中要考虑的一些问题 .其次讨论CMOS射频前端的重要功能单元 ,包括低噪声放大器、混频器、频率综合器和功率放大器 .对各单元模块在设计中的技术指标 ,可能采用的电路结构以及应该注意的问题进行了讨论 .此外 ,论文还讨论了射频频段电感、电容等无源器件集成的可能性以及方法 .最后对CMOS射频集成电路的发展方向提出了一些看法 . 展开更多
关键词 cmos射频集成电路 低噪声放大器 混频器 频率综合器 功率放大器 无线通信系统
在线阅读 下载PDF
4~20GHz超宽带低噪声放大器单片电路 被引量:3
20
作者 许春良 王绍东 +1 位作者 柳现发 高学邦 《半导体技术》 CAS CSCD 北大核心 2013年第1期6-9,共4页
采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。... 采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。放大器采用了自偏压单电源供电,因为每级有两个FET串联,自偏压电路更为复杂,通过多个电阻分压的方式确定了每个FET的工作点。测试结果表明,该放大器在频率4~20 GHz内,增益大于14 dB,噪声系数小于3.0 dB,增益平坦度小于±1.0 dB,输入驻波比小于1.5∶1,输出驻波比小于1.8∶1,1 dB压缩点输出功率大于10 dBm。放大器的工作电压为8 V,电流约为50 mA,芯片面积为2.0 mm×2.0 mm。 展开更多
关键词 超宽带 低噪声放大器 行波 微波单片集成电路 砷化镓赝配高电子迁移率晶体管
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部