为实现电容式微加速度计的数字输出闭环,设计了一种数字输出闭环ASIC(Application Specific Integrated Circuit)接口电路,以降低电路输出噪声并提高测量量程。对已有的电容式微加速度计ASIC电路进行了改进,分时段在中间极板上加载差分...为实现电容式微加速度计的数字输出闭环,设计了一种数字输出闭环ASIC(Application Specific Integrated Circuit)接口电路,以降低电路输出噪声并提高测量量程。对已有的电容式微加速度计ASIC电路进行了改进,分时段在中间极板上加载差分电容读出信号和由脉宽调变(PWM)波控制的反馈信号,然后由控制器实现闭环,利用Sigma Delta调制器实现模数转换。通过分析差分电容读出电路和Sigma Delta调制器的原理和特性,建立了该数字输出闭环电容式微加速度计的模型,进行了系统的设计与仿真。实验结果表明,该数字输出闭环电容式微加速度计的噪声水平为9.6μg/√Hz,量程为±3g。这些结果验证了时分复用方案的可行性和本文所提出模型的正确性。展开更多
该文对开关电容式闭环微加速度计的系统稳定性进行了深入研究。提出了可通用于该类微传感系统的动态特性分析方法,并具体研究了传感器品质因子、力反馈延迟、电路补偿单元的参数多种因素对系统稳定性的影响。基于0.35 mm CMOS工艺实现...该文对开关电容式闭环微加速度计的系统稳定性进行了深入研究。提出了可通用于该类微传感系统的动态特性分析方法,并具体研究了传感器品质因子、力反馈延迟、电路补偿单元的参数多种因素对系统稳定性的影响。基于0.35 mm CMOS工艺实现了一款接口电路芯片实例,实验结果表明,充分的电路补偿设计对于保证系统稳定性十分关键,实际的系统稳定边界与理论分析结果也较为吻合,从而证明了理论分析方法的正确性。展开更多
基金supported by NSAF(U1530132)National Natural Science Foundation of China(51505068,51575090)Fundamental Research Funds for the central universities(ZYGX2013J097)
文摘该文对开关电容式闭环微加速度计的系统稳定性进行了深入研究。提出了可通用于该类微传感系统的动态特性分析方法,并具体研究了传感器品质因子、力反馈延迟、电路补偿单元的参数多种因素对系统稳定性的影响。基于0.35 mm CMOS工艺实现了一款接口电路芯片实例,实验结果表明,充分的电路补偿设计对于保证系统稳定性十分关键,实际的系统稳定边界与理论分析结果也较为吻合,从而证明了理论分析方法的正确性。
