-
题名一种2.4GHz全集成双环路频率综合器的设计
被引量：1
- 1
-
-
作者
陈志华
-
机构
南京陆军指挥学院
-
出处
《电子器件》
CAS
北大核心
2014年第3期399-402,共4页
-
文摘
根据不同锁相环频率综合器架构各自的优缺点,选择了双环路锁相环结构以获得低相位噪声和快速锁定时间。采用0.18μm CMOS工艺设计了一款2.4 GHz全集成双环路锁相环频率综合器,由主锁相环和参考锁相环环路构成。采用MATLAB和SpectreRF对锁相环系统的相位噪声、锁定时间进行了仿真,得到主锁相环输出频率为在2.4 GHz时,相位噪声为-120 dBc/Hz@1 MHz,功耗为10 mW,电源电压为1.8 V。频率范围为2.4 GHz至2.5 GHz,RMS相位误差为1°,锁定时间为5μs。
-
关键词
锁相环频率综合器
低相位噪声
双环路结构
锁定时间
-
Keywords
PLL frequency synthesizer
low phase noise
dual-loop architecture
lock time
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
-
题名一种低功耗相位切换型分频器
被引量：2
- 2
-
-
作者
吉新村
夏晓娟
徐严
胡伟
-
机构
南京邮电大学电子科学与工程学院
-
出处
《南京邮电大学学报（自然科学版）》
北大核心
2017年第1期90-96,共7页
-
基金
江苏省自然科学基金(BK20130880)
江苏省高校自然科学基金(14JB510025)资助项目
-
文摘
提出了一种低功耗的可编程分频器,包括相位切换型预分频器和可编程计数器,将相位切换预分频器中的相位选择器和二分频器组成套叠结构,降低了互连损耗和失配,省去了缓冲器以及二分频器的功耗,实现了一种低功耗的相位切换预分频器。将程序计数器和脉冲吞咽计数器中D触发器进行共用,使计数器中D触发器的总数减少了一半,降低了可编程计数器的面积和功耗。采用SMIC 0.18μm CMOS工艺实现了相位选择器与二分频电路,并将之集成于4.8 GHz频段锁相环频率综合器中,工作频率为4.64~5.40 GHz,在1.8 V电源电压下,分频器消耗电流3 m A,其中相位选择器仅消耗550μA。
-
关键词
相位切换型预分频器
可编程分频器
锁相环频率综合器
-
Keywords
phase-switching prescaler
programmable divider
PLL frequency synthesizer
-
分类号
TN453
[电子电信—微电子学与固体电子学]
-
