针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟...针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟研究态密度关键参数对器件性能的影响,以此揭示a-IGZO TFTs中制备工艺对导电沟道修复的物理机理.首先,采用结合强度较高的钼/铜双层结构作为栅/源/漏电极,引入BCE方法制备了底栅顶接触(BottomGate Top-Contact,BG-TC)TFTs.其次,建立了适用于BCE技术的a-IGZO TFTs的HCD-DOS模型.随后,基于TCAD(Technology Computer Aided Design)仿真器对态密度关键参数进行数值研究,结果表明,不同态密度参数对a-IGZO TFTs器件转移特性曲线、电学特性以及沟道内部电子浓度分布的影响有所差异.最后,基于HCD-DOS模型探索SiO_(x)钝化层沉积和N_(2)O等离子体处理对器件内部机理的影响.研究发现,N2O等离子体处理对态密度分布和沟道载流子浓度有显著影响,进而导致阈值电压正向漂移.展开更多
氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极...氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极绝缘层(Gate Insulator,GI)介电损耗和耐压强度的关系,统计了不同产品在点灯恶化实验中的DGS发生率,明确了产品栅极电压、刷新率对DGS的影响。将实验现象和调研的DGS机理匹配,分析了氧化物TFT DGS高于非晶硅TFT的原因。结果表明,DGS的本质是栅极绝缘层耐压强度不足而导致的GI介电击穿,GI介电损耗、栅压和刷新率均是影响DGS的显著因子。这些因子在Cu扩散、Cu电迁移机理的相互作用下,降低了GI有效厚度,增加了GI热击穿风险,最终造成了DGS。产线可行的DGS抑制措施有两种:降低叠层GI的SiO_(x)厚度比例,减少叠层栅极绝缘层介电损耗,抑制热击穿;下调TFT栅压,抑制Cu离子扩散和电迁移。将上述措施作为改善方案进行实验测试,面板DGS发生率下降73%。该方案成功抑制了氧化物面板DGS发生率,提升了产品品质,为氧化物TFT制程优化提供了参考。展开更多
文摘针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟研究态密度关键参数对器件性能的影响,以此揭示a-IGZO TFTs中制备工艺对导电沟道修复的物理机理.首先,采用结合强度较高的钼/铜双层结构作为栅/源/漏电极,引入BCE方法制备了底栅顶接触(BottomGate Top-Contact,BG-TC)TFTs.其次,建立了适用于BCE技术的a-IGZO TFTs的HCD-DOS模型.随后,基于TCAD(Technology Computer Aided Design)仿真器对态密度关键参数进行数值研究,结果表明,不同态密度参数对a-IGZO TFTs器件转移特性曲线、电学特性以及沟道内部电子浓度分布的影响有所差异.最后,基于HCD-DOS模型探索SiO_(x)钝化层沉积和N_(2)O等离子体处理对器件内部机理的影响.研究发现,N2O等离子体处理对态密度分布和沟道载流子浓度有显著影响,进而导致阈值电压正向漂移.
文摘氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极绝缘层(Gate Insulator,GI)介电损耗和耐压强度的关系,统计了不同产品在点灯恶化实验中的DGS发生率,明确了产品栅极电压、刷新率对DGS的影响。将实验现象和调研的DGS机理匹配,分析了氧化物TFT DGS高于非晶硅TFT的原因。结果表明,DGS的本质是栅极绝缘层耐压强度不足而导致的GI介电击穿,GI介电损耗、栅压和刷新率均是影响DGS的显著因子。这些因子在Cu扩散、Cu电迁移机理的相互作用下,降低了GI有效厚度,增加了GI热击穿风险,最终造成了DGS。产线可行的DGS抑制措施有两种:降低叠层GI的SiO_(x)厚度比例,减少叠层栅极绝缘层介电损耗,抑制热击穿;下调TFT栅压,抑制Cu离子扩散和电迁移。将上述措施作为改善方案进行实验测试,面板DGS发生率下降73%。该方案成功抑制了氧化物面板DGS发生率,提升了产品品质,为氧化物TFT制程优化提供了参考。
