针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟...针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟研究态密度关键参数对器件性能的影响,以此揭示a-IGZO TFTs中制备工艺对导电沟道修复的物理机理.首先,采用结合强度较高的钼/铜双层结构作为栅/源/漏电极,引入BCE方法制备了底栅顶接触(BottomGate Top-Contact,BG-TC)TFTs.其次,建立了适用于BCE技术的a-IGZO TFTs的HCD-DOS模型.随后,基于TCAD(Technology Computer Aided Design)仿真器对态密度关键参数进行数值研究,结果表明,不同态密度参数对a-IGZO TFTs器件转移特性曲线、电学特性以及沟道内部电子浓度分布的影响有所差异.最后,基于HCD-DOS模型探索SiO_(x)钝化层沉积和N_(2)O等离子体处理对器件内部机理的影响.研究发现,N2O等离子体处理对态密度分布和沟道载流子浓度有显著影响,进而导致阈值电压正向漂移.展开更多
氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极...氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极绝缘层(Gate Insulator,GI)介电损耗和耐压强度的关系,统计了不同产品在点灯恶化实验中的DGS发生率,明确了产品栅极电压、刷新率对DGS的影响。将实验现象和调研的DGS机理匹配,分析了氧化物TFT DGS高于非晶硅TFT的原因。结果表明,DGS的本质是栅极绝缘层耐压强度不足而导致的GI介电击穿,GI介电损耗、栅压和刷新率均是影响DGS的显著因子。这些因子在Cu扩散、Cu电迁移机理的相互作用下,降低了GI有效厚度,增加了GI热击穿风险,最终造成了DGS。产线可行的DGS抑制措施有两种:降低叠层GI的SiO_(x)厚度比例,减少叠层栅极绝缘层介电损耗,抑制热击穿;下调TFT栅压,抑制Cu离子扩散和电迁移。将上述措施作为改善方案进行实验测试,面板DGS发生率下降73%。该方案成功抑制了氧化物面板DGS发生率,提升了产品品质,为氧化物TFT制程优化提供了参考。展开更多
针对异步对称双栅结构的氧化铟镓锌(InGaZnO)薄膜晶体管(thin film transistors,TFTs),求解泊松方程,并根据载流子在亚阈区、导通区的不同分布特点,在亚阈区引入等效平带电压的概念,在导通区运用Lambert W函数近似,建立异步对称双栅InGa...针对异步对称双栅结构的氧化铟镓锌(InGaZnO)薄膜晶体管(thin film transistors,TFTs),求解泊松方程,并根据载流子在亚阈区、导通区的不同分布特点,在亚阈区引入等效平带电压的概念,在导通区运用Lambert W函数近似,建立异步对称双栅InGaZnO TFT表面电势解析模型。该模型的拟合参数只有2个,能够较好地反映介电层厚度、沟道电压等参数对电势的影响。基于所建模型及TCAD分析,研究InGaZnO层厚度、栅介质层厚度以及缺陷态密度等物理量对独立栅控双栅晶体管表面电势的影响。研究结果表明:在亚阈区,表面电势随着底栅电压增大呈近似线性增大,且在顶栅电压调制作用下平移;在导通区,表面电势随着底栅电压的增加逐步饱和,且电势值与顶栅调制电压作用相关度小。表面电势的解析模型与TCAD数值计算结果对比,具有较高的吻合度;在不同缺陷态密度分布情况下,电势模型的计算值与TCAD分析值相对误差均小于10%。本研究成果有利于了解双栅InGaZnO TFT的导通机制,可用于InGaZnO TFT的器件建模及相关集成电路设计。展开更多
文摘针对背沟道刻蚀(Back Channel Etch,BCE)技术的非晶铟镓锌氧化物(a-IGZO)薄膜晶体管(Thin Film Transistor,TFTs),建立了一种高浓度掺杂态密度模型(High Concentration Doping Density Of States model,HCD-DOS model),并通过数值模拟研究态密度关键参数对器件性能的影响,以此揭示a-IGZO TFTs中制备工艺对导电沟道修复的物理机理.首先,采用结合强度较高的钼/铜双层结构作为栅/源/漏电极,引入BCE方法制备了底栅顶接触(BottomGate Top-Contact,BG-TC)TFTs.其次,建立了适用于BCE技术的a-IGZO TFTs的HCD-DOS模型.随后,基于TCAD(Technology Computer Aided Design)仿真器对态密度关键参数进行数值研究,结果表明,不同态密度参数对a-IGZO TFTs器件转移特性曲线、电学特性以及沟道内部电子浓度分布的影响有所差异.最后,基于HCD-DOS模型探索SiO_(x)钝化层沉积和N_(2)O等离子体处理对器件内部机理的影响.研究发现,N2O等离子体处理对态密度分布和沟道载流子浓度有显著影响,进而导致阈值电压正向漂移.
文摘以P型<100>硅作为衬底,采用射频磁控溅射技术,在室温下制备了氮掺杂氧化铟锡锌薄膜晶体管(ITZO TFTs),研究了氮气流量对氧化铟锡锌薄膜晶体管结构、光学、电学特性以及稳定性的影响。实验结果表明:在不同氮气流量条件下制备的氧化铟锡锌薄膜均为非晶态,在可见光范围内的平均透过率均在90%左右,光学带隙数值在3.28~3.32 e V之间变化。在氮气流量为4 m L/min时制备的ITZO TFTs,有源层与栅极电介质界面处的界面态密度(N^(max)_s)仅为4.3×10^(11)cm^(-2),场效应迁移率(μ_(FE))为18.72 cm^2/(V·s),开关比(I_(on/off))为10~6,亚阈值摆幅(S)为0.39 V/dec,电学性能最优。栅极正偏压应力测试结果表明,该器件具有最强的稳定性。因此,适量的氮掺杂可有效地实现器件氧空位的钝化,降低器件的界面态密度,提高ITZO TFTs的电学性能及稳定性。
文摘氧化物TFT(Thin Film Transistor)源漏极短路(Gate Data Short,DGS)缺陷导致显示品质恶化和产品报废,明确DGS原理、识别影响因素并输出解决方案对确保产品良率和品质具有积极意义。本文首先确认了DGS宏观现象和微观形貌,随后探究了栅极绝缘层(Gate Insulator,GI)介电损耗和耐压强度的关系,统计了不同产品在点灯恶化实验中的DGS发生率,明确了产品栅极电压、刷新率对DGS的影响。将实验现象和调研的DGS机理匹配,分析了氧化物TFT DGS高于非晶硅TFT的原因。结果表明,DGS的本质是栅极绝缘层耐压强度不足而导致的GI介电击穿,GI介电损耗、栅压和刷新率均是影响DGS的显著因子。这些因子在Cu扩散、Cu电迁移机理的相互作用下,降低了GI有效厚度,增加了GI热击穿风险,最终造成了DGS。产线可行的DGS抑制措施有两种:降低叠层GI的SiO_(x)厚度比例,减少叠层栅极绝缘层介电损耗,抑制热击穿;下调TFT栅压,抑制Cu离子扩散和电迁移。将上述措施作为改善方案进行实验测试,面板DGS发生率下降73%。该方案成功抑制了氧化物面板DGS发生率,提升了产品品质,为氧化物TFT制程优化提供了参考。
