在4H-SiC MESFET微波功率器件制造技术中干法刻蚀是一个很重要的工艺,而对SiC外延片的RIE、ICP等干法刻蚀来说,有光刻胶、Ni、Al和NiSi化合物等多种掩膜方法,其中用光刻胶做掩膜时刻蚀形成的台阶角度缓,不垂直,而Ni、Al等金属掩膜在干...在4H-SiC MESFET微波功率器件制造技术中干法刻蚀是一个很重要的工艺,而对SiC外延片的RIE、ICP等干法刻蚀来说,有光刻胶、Ni、Al和NiSi化合物等多种掩膜方法,其中用光刻胶做掩膜时刻蚀形成的台阶角度缓,不垂直,而Ni、Al等金属掩膜在干法刻蚀后易形成接近垂直的台阶。通过对Ni、Al、NiSi化合物等多种金属掩膜的研究,得到了干法刻蚀台阶垂直且表面状况良好的Ni金属掩膜条件,最终成功制备出9mm SiC MESFET微波功率器件,在2GHz脉冲输出功率超过38W,功率增益9dB。展开更多
SiC是一种在高功率和高温应用中涌现的非常重要的半导体材料。研究了一种国产SiC MESFET器件在300℃温度应力下,存储1 000 h Ti/Pt/Au栅肖特基势垒接触的稳定性以及器件电学特性的变化。实验结果表明在300℃温度应力下,器件的最大饱和...SiC是一种在高功率和高温应用中涌现的非常重要的半导体材料。研究了一种国产SiC MESFET器件在300℃温度应力下,存储1 000 h Ti/Pt/Au栅肖特基势垒接触的稳定性以及器件电学特性的变化。实验结果表明在300℃温度应力下,器件的最大饱和漏电流、势垒高度、阈值电压和跨导等参数均呈现明显的下降趋势,在实验前期一段时间内退化较快,而在应力后期某段时间内为渐变并趋于稳定。展开更多
通过理论计算,对比分析了不同界面层对金属与n型锗(Ge)接触的影响。结果表明,界面层有利于降低费米能级钉扎效应,使金属与n型Ge接触的电子势垒高度降低。然而,由于界面层与Ge的导带之间存在带阶,界面层额外增加了不利的隧穿电阻。优化...通过理论计算,对比分析了不同界面层对金属与n型锗(Ge)接触的影响。结果表明,界面层有利于降低费米能级钉扎效应,使金属与n型Ge接触的电子势垒高度降低。然而,由于界面层与Ge的导带之间存在带阶,界面层额外增加了不利的隧穿电阻。优化选择合适的界面层材料,降低电子势垒高度的同时减小隧穿电阻,有利于减小比接触电阻率。采用厚度为1.5 nm的Zn O作界面层,电子势垒高度为0.075 e V,比接触电阻率为2×10-8Ω·cm2,比无界面层的0.26Ω·cm2降低了7个数量级。展开更多
基金国家自然科学基金资助项目(6117705260807008+5 种基金50730008)全国优秀博士学位论文作者专项资金资助项目(201154)教育部新世纪优秀人才支持计划项目(NCET-11-0319)教育部霍英东青年教师基金项目(131064)上海市青年科技启明星计划项目(10QA1403500)韩国三星(Samsung)技术院"Global Research Outreach(GRO)Program"项目
文摘在4H-SiC MESFET微波功率器件制造技术中干法刻蚀是一个很重要的工艺,而对SiC外延片的RIE、ICP等干法刻蚀来说,有光刻胶、Ni、Al和NiSi化合物等多种掩膜方法,其中用光刻胶做掩膜时刻蚀形成的台阶角度缓,不垂直,而Ni、Al等金属掩膜在干法刻蚀后易形成接近垂直的台阶。通过对Ni、Al、NiSi化合物等多种金属掩膜的研究,得到了干法刻蚀台阶垂直且表面状况良好的Ni金属掩膜条件,最终成功制备出9mm SiC MESFET微波功率器件,在2GHz脉冲输出功率超过38W,功率增益9dB。
文摘SiC是一种在高功率和高温应用中涌现的非常重要的半导体材料。研究了一种国产SiC MESFET器件在300℃温度应力下,存储1 000 h Ti/Pt/Au栅肖特基势垒接触的稳定性以及器件电学特性的变化。实验结果表明在300℃温度应力下,器件的最大饱和漏电流、势垒高度、阈值电压和跨导等参数均呈现明显的下降趋势,在实验前期一段时间内退化较快,而在应力后期某段时间内为渐变并趋于稳定。
文摘通过理论计算,对比分析了不同界面层对金属与n型锗(Ge)接触的影响。结果表明,界面层有利于降低费米能级钉扎效应,使金属与n型Ge接触的电子势垒高度降低。然而,由于界面层与Ge的导带之间存在带阶,界面层额外增加了不利的隧穿电阻。优化选择合适的界面层材料,降低电子势垒高度的同时减小隧穿电阻,有利于减小比接触电阻率。采用厚度为1.5 nm的Zn O作界面层,电子势垒高度为0.075 e V,比接触电阻率为2×10-8Ω·cm2,比无界面层的0.26Ω·cm2降低了7个数量级。
