由于薄硅膜——绝缘体上硅型横向扩散金属氧化物半导体(Silicon On Insulator Laterally Diffused Metal Oxide Semiconductor,SOI LDMOS)制作在厚度仅有几十到几百纳米的硅膜上,器件在高电压、大电流的作用下,热载流子注入(Hot Carrier...由于薄硅膜——绝缘体上硅型横向扩散金属氧化物半导体(Silicon On Insulator Laterally Diffused Metal Oxide Semiconductor,SOI LDMOS)制作在厚度仅有几十到几百纳米的硅膜上,器件在高电压、大电流的作用下,热载流子注入(Hot Carrier Injection,HCI)效应更为复杂,HCI可靠性受到极大的挑战。研究并探讨了两种结构的15 V SOI LDMOS的热载流子注入劣变机理。采用电荷泵(Charge Pumping)方法测试了界面缺陷产生的特点,当HCI效应发生在沟道区,最大沟道跨导退化明显,饱和驱动电流退化幅度较小,当HCI效应发生在多晶栅边缘,情况刚好相反。通过TCAD仿真研究了器件结构和碰撞电离率分布规律,发现了碰撞电离产生的负电荷对漂移区影响机制,揭示了HCI效应即碰撞电离率最大的位置对SOI LDMOS器件的损伤机理。为薄硅膜SOI LDMOS器件的HCI可靠性设计与优化提供了重要的经验参考。展开更多
对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275...对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。展开更多
基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本...基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本振端口VSWR的测试结果在0.7~4.0GHz范围内均小于2,IF端口的VSWR测试结果在25 MHz^1GHz范围内小于2。当差分输出时,该混频器的功率转换增益为10dB,1dB压缩点输出功率为3.3dBm。电源电压为2.5V,静态电流为64mA,芯片面积仅为1.0mm×0.9mm。展开更多
利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效...利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。展开更多
文摘由于薄硅膜——绝缘体上硅型横向扩散金属氧化物半导体(Silicon On Insulator Laterally Diffused Metal Oxide Semiconductor,SOI LDMOS)制作在厚度仅有几十到几百纳米的硅膜上,器件在高电压、大电流的作用下,热载流子注入(Hot Carrier Injection,HCI)效应更为复杂,HCI可靠性受到极大的挑战。研究并探讨了两种结构的15 V SOI LDMOS的热载流子注入劣变机理。采用电荷泵(Charge Pumping)方法测试了界面缺陷产生的特点,当HCI效应发生在沟道区,最大沟道跨导退化明显,饱和驱动电流退化幅度较小,当HCI效应发生在多晶栅边缘,情况刚好相反。通过TCAD仿真研究了器件结构和碰撞电离率分布规律,发现了碰撞电离产生的负电荷对漂移区影响机制,揭示了HCI效应即碰撞电离率最大的位置对SOI LDMOS器件的损伤机理。为薄硅膜SOI LDMOS器件的HCI可靠性设计与优化提供了重要的经验参考。
文摘对多晶硅双栅全耗尽SO I CM O S工艺进行了研究,开发出了1.2μm多晶硅双栅全耗尽SO I CM O S器件及电路工艺,获得了性能良好的器件和电路。NM O S和PM O S的阈值电压绝对值比较接近,且关态漏电流很小,NM O S和PM O S的驱动电流分别为275μA/μm和135μA/μm,NM O S和PM O S的峰值跨导分别为136.85 m S/mm和81.7 m S/mm。在工作电压为3 V时,1.2μm栅长的101级环振的单级延迟仅为66 ps。
文摘基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本振端口VSWR的测试结果在0.7~4.0GHz范围内均小于2,IF端口的VSWR测试结果在25 MHz^1GHz范围内小于2。当差分输出时,该混频器的功率转换增益为10dB,1dB压缩点输出功率为3.3dBm。电源电压为2.5V,静态电流为64mA,芯片面积仅为1.0mm×0.9mm。
文摘利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。
