检索结果-维普期刊中文期刊服务平台

新型串行融合Reed-Solomon码译码器设计被引量：1: 1; 作者安翔宇梁煜张为《西安交通大学学报》 EI CAS CSCD 北大核心 2021年第3期65-71,共7页; 针对流水线结构融合里德-所罗门(Reed-Solomon,RS)码译码器时序中存在大量空闲等待时间的问题,提出了一种新型串行融合RS码译码器架构。为消除流水线阶段中的空闲等待时间,将译码器时序调整为串行结构;通过译码子模块电路复用设计了一... 展开更多; 关键词里德-所罗门(RS)码译码器串行突发错误; 在线阅读下载PDF 职称材料

一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现被引量：1: 2; 作者施泓昊吕建新《光通信研究》北大核心 2019年第6期21-26,34,共7页; 在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,... 展开更多; 关键词超100 Gbit/s光网络 KP4前向纠错编码低时延里德-所罗门并行编码里德-所罗门并行译码; 在线阅读下载PDF 职称材料

基于移位多项式基优化并行RS伴随式计算电路的方法被引量：1: 3; 作者张亮王志功胡庆生《高技术通讯》 EI CAS CSCD 北大核心 2010年第12期1274-1280,共7页; 研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度... 展开更多; 关键词里德-所罗门(RS)译码器并行伴随式计算电路移位多项式基低复杂度结构; 在线阅读下载PDF 职称材料

CCSDS标准Reed-Solomon码编码参数的研究: 4; 作者张拯宁战勇杰李集林《航天器工程》 2009年第4期49-53,共5页; Reed-Solomon码是具有很强纠错能力的线性分组码,广泛应用于各种通信系统中。对CCSDS标准Reed-Solomon码的主要特点进行了研究,通过使用自反码生成多项式和对偶基表示法使编码器中的常数乘法器个数减少一半,并且降低编码器的实现复杂度... 展开更多; 关键词里德-所罗门码译码器可编程门阵列空间数据系统咨询委员会多项式基; 在线阅读下载PDF 职称材料

题名新型串行融合Reed-Solomon码译码器设计被引量：1: 1; 作者安翔宇梁煜张为; 机构天津大学微电子学院; 出处《西安交通大学学报》 EI CAS CSCD 北大核心 2021年第3期65-71,共7页; 基金光电信息控制和安全技术重点实验室资助项目(JCKY2019210C053) 国家重点研发计划资助项目(2016YFE0100400)。; 文摘针对流水线结构融合里德-所罗门(Reed-Solomon,RS)码译码器时序中存在大量空闲等待时间的问题,提出了一种新型串行融合RS码译码器架构。为消除流水线阶段中的空闲等待时间,将译码器时序调整为串行结构;通过译码子模块电路复用设计了一种分时实现不同模块功能、可同时适用于随机错误译码与单段突发错误译码的mSPCF模块;提出基于mSPCF模块的串行融合RS码译码器架构,并对译码器进行了延时分析,在SMIC 0.13μm CMOS工艺库下对译码器进行了电路逻辑综合。仿真结果表明:与流水线结构融合译码器相比,所提译码器可减少约9.4%的硬件资源消耗,在信噪比6.2~7.4 dB范围内发生译码随机错误和单段突发错误时,平均译码延时可分别降低约73.45%和45.65%,吞吐率分别提升约236.76%和64.49%,证明该译码器具有更优异的性能。; 关键词里德-所罗门(RS)码译码器串行突发错误; Keywords Reed-Solomon(RS)code decoder serial burst error; 分类号 TN911.22 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现被引量：1: 2; 作者施泓昊吕建新; 机构武汉邮电科学研究院光纤通信技术和网络国家重点实验室烽火通信科技股份有限公司; 出处《光通信研究》北大核心 2019年第6期21-26,34,共7页; 文摘在超100 Gbit/s光网络中,由于光信噪比恶化导致了误码严重等问题,因此在光网络中普遍使用前向纠错编码。传统的编码器时延大,不能满足目前高速光网络的需求,且与高速编码器相关的研究也非常少;译码器的研究大多集中在关键方程求解算法,针对降低时延方法的研究也较少。文章针对目前光网络中广泛使用的KP4前向纠错编码,即里德-所罗门(RS)(544,514)码,提出了递推并行的编、译码结构,并通过现场可编程门阵列实现,编码器吞吐量超过17 Gbit/s,延时<0.3μs,译码器吞吐量约为66 Gbit/s,延时约为0.17μs。; 关键词超100 Gbit/s光网络 KP4前向纠错编码低时延里德-所罗门并行编码里德-所罗门并行译码; Keywords beyond 100 Gbit/s optical network KP4 FEC low latency Reed-Solomon parallel encoding Reed-Solomon parallel decoding; 分类号 TN919.3 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名基于移位多项式基优化并行RS伴随式计算电路的方法被引量：1: 3; 作者张亮王志功胡庆生; 机构东南大学射频与光电集成电路研究所; 出处《高技术通讯》 EI CAS CSCD 北大核心 2010年第12期1274-1280,共7页; 基金 863计划(2006AA01Z284)资助项目; 文摘研究了RS译码器的并行伴随式计算电路的结构优化,分别推导了并行度能整除和不能整除码长时的并行伴随式计算的表达式,并设计了相应的电路。针对并行实现会增加电路复杂度的问题,通过适当的变换,采用移位多项式基的方法,设计了低复杂度的并行伴随式计算改进电路。改进结构不仅降低了电路中有限域加法器的复杂度,并且通过将原有的多个小规模有限域乘法器简化为一个较大规模的乘法器,使得乘法器的复杂度也在很大程度上得到了降低。对并行度为8的RS(2040,2024)和RS(255,239)译码器的实验研究表明,上述的结构实现方法可比迭代匹配算法(IMA)节省约30%的资源,当并行度为64时,资源节省可达到50%。; 关键词里德-所罗门(RS)译码器并行伴随式计算电路移位多项式基低复杂度结构; Keywords Reed-Solomon （RS） decoder, parallel syndrome computation, shifted polynomial basis, low-cost architecture; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名CCSDS标准Reed-Solomon码编码参数的研究: 4; 作者张拯宁战勇杰李集林; 机构中国空间技术研究院航天恒星科技有限公司; 出处《航天器工程》 2009年第4期49-53,共5页; 文摘 Reed-Solomon码是具有很强纠错能力的线性分组码,广泛应用于各种通信系统中。对CCSDS标准Reed-Solomon码的主要特点进行了研究,通过使用自反码生成多项式和对偶基表示法使编码器中的常数乘法器个数减少一半,并且降低编码器的实现复杂度,而代价是译码器复杂度大大增加。在分析了近年出现的低复杂度比特并行有限域乘法算法以及FPGA技术发展之影响的基础上,考虑到降低译码器的复杂度可以达到空间通信系统整体性能的优化之目的,并且有利于今后空间通信系统与地面通信系统的融合,给出了修订空间数据系统咨询委员会(CCSDS)标准关于Reed-Solomon码编码参数的建议,提出在CCSDS标准的数据传输系统中可以允许使用多项式基表示域元素。; 关键词里德-所罗门码译码器可编程门阵列空间数据系统咨询委员会多项式基; Keywords Reed-Solomon code decoder FPGA CCSDS polynomial basis; 分类号 TN911.2 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	新型串行融合Reed-Solomon码译码器设计	安翔宇梁煜张为	《西安交通大学学报》 EI CAS CSCD 北大核心	2021	1	在线阅读下载PDF 职称材料
2	一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现	施泓昊吕建新	《光通信研究》北大核心	2019	1	在线阅读下载PDF 职称材料
3	基于移位多项式基优化并行RS伴随式计算电路的方法	张亮王志功胡庆生	《高技术通讯》 EI CAS CSCD 北大核心	2010	1	在线阅读下载PDF 职称材料
4	CCSDS标准Reed-Solomon码编码参数的研究	张拯宁战勇杰李集林	《航天器工程》	2009	0	在线阅读下载PDF 职称材料