期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
一种FPGA在轨重构配置数据压缩算法 被引量:6
1
作者 徐勇 李珂 +2 位作者 冯国平 陶利民 庞波 《航天器工程》 北大核心 2015年第6期75-78,共4页
对现场可编程门阵列(FPGA)在轨重构配置文件压缩,可以大大减少遥控上注时间。为此,文章利用FPGA配置文件中0值较多的特点,结合游程编码(RLC)及字典编码的优势,提出一种FPGA在轨重构配置数据压缩算法,即结合零游程(Zeros Run L... 对现场可编程门阵列(FPGA)在轨重构配置文件压缩,可以大大减少遥控上注时间。为此,文章利用FPGA配置文件中0值较多的特点,结合游程编码(RLC)及字典编码的优势,提出一种FPGA在轨重构配置数据压缩算法,即结合零游程(Zeros Run Length,ZRL)编码的VLZW压缩算法(简称为ZRL—VLZW算法)。为减小航天器载计算机内存开销,使用索引迭代方式存储字典并限制字典长度。采用航天器常用FPGA多种资源占用比的配置文件,利用ZRL—VLZW、LZW和VLZW算法进行压缩测试比较。结果表明:ZRL-VLZW算法性能优于LZW算法和VLZW算法,可有效进行配置文件的压缩,使在轨重构注入数据上注时间减少为原来的1/20~1/3。 展开更多
关键词 现场可编程门阵列 在轨重构 配置数据压缩
在线阅读 下载PDF
一种Virtex系列FPGA配置数据无损压缩算法 被引量:7
2
作者 古海云 李丽 +1 位作者 许居衍 高明伦 《计算机研究与发展》 EI CSCD 北大核心 2006年第5期940-945,共6页
随着FPGA规模大幅度提高,配置数据的规模也迅速增加,从而导致FPGA重构时间的增加,并使得存储多个配置的存储器成为基于FPGA的嵌入式系统成本的最大因素.针对Virtex系列FPGA配置数据的结构特点,提出了一种基于LZW改进的配置数据压缩算法... 随着FPGA规模大幅度提高,配置数据的规模也迅速增加,从而导致FPGA重构时间的增加,并使得存储多个配置的存储器成为基于FPGA的嵌入式系统成本的最大因素.针对Virtex系列FPGA配置数据的结构特点,提出了一种基于LZW改进的配置数据压缩算法,并通过数字信号处理领域和数字通信领域的5个常用模块进行验证,取得了显著的压缩效果. 展开更多
关键词 VIRTEX FPGA 配置数据压缩 LZW算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部