期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
动态部分可重构系统空闲资源全集管理研究 被引量:4
1
作者 柴亚辉 张胜辉 +2 位作者 黄卫春 刘觉夫 徐炜民 《计算机科学》 CSCD 北大核心 2013年第2期20-23,34,共5页
可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用... 可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。 展开更多
关键词 动态部分可重构 可配置的逻辑门阵列 最大空闲矩形 单向栈
在线阅读 下载PDF
一种针对动态部分可重构SoC软硬件划分的高效MILP模型 被引量:6
2
作者 朱丽花 王玲 +1 位作者 唐麒 魏急波 《计算机科学》 CSCD 北大核心 2020年第4期18-24,共7页
异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在很多领域得到了应用。具有动态部分可重构特性的SoC(Dynamic Partial Reconfigurability SoC,DPR-SoC)是... 异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在很多领域得到了应用。具有动态部分可重构特性的SoC(Dynamic Partial Reconfigurability SoC,DPR-SoC)是异构SoC的一种重要类型,这种系统兼具了软件的灵活性和硬件的高效性。此类系统的设计通常涉及到软硬件协同问题,其中如何进行应用的软硬件划分是保证系统实时性的关键技术。DPR-SoC中的软硬件划分问题可归类为组合优化问题,问题目标是获得调度长度最短的调度方案,包括任务映射、排序和定时。混合整数线性规划(Mixed Integer Linear Programming,MILP)是求解组合优化问题的一种有效方法;然而,将具体问题建模为MILP模型是求解问题的关键一环,不同建模方式对问题求解时间有重要影响。已有针对DPR-SoC软硬件划分问题的MILP模型存在大量变量和约束方程,对问题求解时间产生了不利影响;此外,其假设条件过多,使得求解结果与实际应用不符。针对这些问题,提出了一种新颖的MILP模型,其极大地降低了模型复杂度,提高了求解结果与实际应用的符合度。将应用建模成DAG图,并使用整数线性规划求解工具对问题进行求解。大量求解结果表明,新的模型能够有效地降低模型复杂度,缩短求解时间;并且随着问题规模的增大,所提模型在求解时间上的优势表现得更加显著。 展开更多
关键词 动态部分可重构 软硬件划分 DPR-SoC 混合整数线性规划 FPGA
在线阅读 下载PDF
一种基于模拟退火的动态部分可重构系统划分-调度联合优化算法 被引量:5
3
作者 王喆 唐麒 +1 位作者 王玲 魏急波 《计算机科学》 CSCD 北大核心 2020年第8期26-31,共6页
基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域得到广泛应用。DPR系统中的重构区域划分和任务调度决定了整个系统的性能,因此如何对DPR系统的逻辑资源划... 基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域得到广泛应用。DPR系统中的重构区域划分和任务调度决定了整个系统的性能,因此如何对DPR系统的逻辑资源划分和调度问题进行建模,并设计高效的求解算法是保证系统性能的关键。在建立划分和调度模型的基础上,设计了基于模拟退火(Simulated Annealing,SA)的DPR系统划分-调度联合优化算法,用于优化重构区域的划分方案和任务调度。文中提出了一种新型新解产生方法,可有效跳过不可行解及较差解,加快了对解空间的搜索并提高了算法的收敛速度。实验结果表明,与混合整数线性规划(Mixed Integral Linear Programming,MILP)和IS-k两种算法相比,提出的基于SA的算法的时间复杂度更低;且针对大规模应用,该算法能够在较短的时间内获得较好的划分与调度结果。 展开更多
关键词 动态部分可重构 模拟退火 调度 划分 FPGA
在线阅读 下载PDF
一种面向动态部分可重构片上系统的列表式软硬件划分算法 被引量:1
4
作者 郭彪 唐麒 +3 位作者 文智敏 傅娟 王玲 魏急波 《计算机科学》 CSCD 北大核心 2021年第6期19-25,共7页
并行计算是提高系统资源利用率的重要手段,越来越多的多处理器片上系统通过集成具有不同功能特点的处理器来满足不同计算任务的需求。具备动态部分可重构特性的异构多处理器片上系统(Dynamic Partial Reconfiguration-Heteroge-neous Mu... 并行计算是提高系统资源利用率的重要手段,越来越多的多处理器片上系统通过集成具有不同功能特点的处理器来满足不同计算任务的需求。具备动态部分可重构特性的异构多处理器片上系统(Dynamic Partial Reconfiguration-Heteroge-neous Multiprocessor Systems-on-Chip, DPR-HMPSoC)因其并行性好、计算效率高而被广泛使用,而低复杂度和高求解性能的软硬件划分算法是充分发挥其计算性能优势的重要保证。已有的相关软硬件划分算法时间复杂度高,且对DPR-HMPSoC平台的支撑不足。针对上述问题,首先提出了一种列表启发式软硬件划分与调度算法,其通过构建基于任务优先级的调度列表,完成任务的调度、映射、FPGA动态部分可重构区域划分等一系列操作;接着给出了软件应用建模、计算平台建模及所提算法的详细设计方案。仿真实验结果表明,所提算法与混合整数线性规划(Mixed Integral Linear Programming, MILP)和蚁群优化(Ant Colony Optimization, ACO)算法相比,可有效减少求解时间,且时间优势与任务规模成正比;在调度长度方面,所提算法的平均性能提升了约10%。 展开更多
关键词 软硬件划分 列表启发式 动态部分可重构 现场可编程逻辑门阵列 调度
在线阅读 下载PDF
基于远程动态可重构的WSN节点研究与实现 被引量:2
5
作者 李沂滨 贾智平 +1 位作者 谢帅 刘福财 《计算机研究与发展》 EI CSCD 北大核心 2014年第1期173-179,共7页
作为近年来的一个研究热点,无线传感网(wireless sensor network,WSN)是一项可能改变现有工作与生活方式的技术.一个无线传感网系统可能由几十个到上万个节点组成.每个节点在保证具有足够的信息处理和通信能力的前提下,还需要满足低功... 作为近年来的一个研究热点,无线传感网(wireless sensor network,WSN)是一项可能改变现有工作与生活方式的技术.一个无线传感网系统可能由几十个到上万个节点组成.每个节点在保证具有足够的信息处理和通信能力的前提下,还需要满足低功耗和低成本的要求.从高效能计算的角度看,以FPGA为代表的可重构硬件已经被证明是提高系统计算效能的重要方式.传统上,在嵌入式系统中,FPGA被认为并不适用于低功耗设计.然而,FPGA的可重构不仅包括静态可重构还包括远程的部分动态可重构(partial dynamic reconfiguration,PDR).通过对芯片的某一特定区域的时分复用,在所需芯片面积减小的情况下,芯片的功耗可以大大减少.除此之外,WSN部署后的维护和功能的更新也可以通过FPGA芯片的远程PDR来实现.描述了基于远程硬件PDR技术的WSN节点.通过对几个典型算法(IIR,GPSR,SHA-2,FFT)的PDR实现,得出节点的功耗、面积与存储消耗,并与软件实现方式进行了比较.实验结果表明,通过采用PDR技术,在计算时间减少的情况下,所需的芯片面积减少27%,运行时功耗最多可减少60%(829mW). 展开更多
关键词 无线传感网 FPGA 低功耗 部分动态可重构 无线传感网节点
在线阅读 下载PDF
双电压动态可重构FPGA任务模型及调度算法 被引量:1
6
作者 徐科君 许文曜 +1 位作者 沈继忠 徐新民 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2010年第2期300-304,共5页
通过对单电压动态可重构可编程逻辑门阵列(FPGA)实时任务模型的学习研究,建立基于双电压动态可重构FPGA的非可抢占任务模型.该模型很好地描述了双电压动态可重构FPGA任务的特征,在单电压任务模型的基础上增加了双电压任务模型特有的属性... 通过对单电压动态可重构可编程逻辑门阵列(FPGA)实时任务模型的学习研究,建立基于双电压动态可重构FPGA的非可抢占任务模型.该模型很好地描述了双电压动态可重构FPGA任务的特征,在单电压任务模型的基础上增加了双电压任务模型特有的属性.并基于降序首次自适应算法提出一种新的硬件任务调度算法,该算法在保证任务集限制时间内完成所有任务的同时,利用动态电压调节的方法大幅度减少了任务集完成所需要的能量.在SunSaloris工作站下对任务调度模型及其算法进行仿真和评估,实验数据表明,这种基于双电压的任务模型的调度算法,能够有效降低FPGA任务执行的能耗,对于大规模的任务,能耗最高可节省24.1%. 展开更多
关键词 双电压可编程逻辑门阵列 部分动态可重构 硬件任务调度 降序首次自适应算法
在线阅读 下载PDF
支持动态可重构的软/硬件统一多线程编程模型 被引量:3
7
作者 王颖 周学功 +1 位作者 游红俊 彭澄廉 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第6期736-745,共10页
针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的... 针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的结果表明,统一线程抽象带来的时间开销和空间资源占用率较小,该模型在探索编程灵活性的同时,能够有效地兼顾硬件的效率. 展开更多
关键词 动态部分可重构 软/硬件统一多线程编程模型 硬件线程接口 桩线程
在线阅读 下载PDF
面向可重构计算系统的模块映射算法 被引量:2
8
作者 刘杰 吴强 赵全伟 《计算机工程》 CAS CSCD 2012年第3期276-279,283,共5页
为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPE... 为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。 展开更多
关键词 可重构计算 模块映射算法 动态部分可重构 重构时间 现场可编程门阵列
在线阅读 下载PDF
RocketTC:一个基于FPGA的高性能网络流量分类架构 被引量:12
9
作者 付文亮 嵩天 周舟 《计算机学报》 EI CSCD 北大核心 2014年第2期414-422,共9页
基于深包检测技术的流量分类方法可以达到95%以上的识别率和准确率.然而,由于计算复杂性高、存储消耗大等原因,主流软件方法只能提供百兆(线速率)处理能力,而且不能处理大量流并发的情况.文中提出一个基于深包检测技术的芯片级流量分类... 基于深包检测技术的流量分类方法可以达到95%以上的识别率和准确率.然而,由于计算复杂性高、存储消耗大等原因,主流软件方法只能提供百兆(线速率)处理能力,而且不能处理大量流并发的情况.文中提出一个基于深包检测技术的芯片级流量分类架构RocketTC,通过对应用层协议特征、匹配引擎和流管理策略进行优化,使其支持万兆级数据吞吐率.RocketTC具有两个核心模块:基于FPGA的流管理器和动态可重构的分类引擎阵列,前者实现万兆吞吐率下的流表管理,后者快速检测流量特征并支持动态协议特征更新特性.文中提出的分类方法使用轻量级DPI方法,通过缩小检测范围和特征长度进一步减少计算复杂度和存储消耗.我们使用Xilinx Virtex-5FPGA对上述设计进行实现与在线流量测试,结果表明RocketTC可以对92种网络协议进行识别,准确率达到97%,而且稳定提供20Gbps线速处理能力. 展开更多
关键词 架构设计 网络流量分类 FPGA 多级流水 部分动态可重构(PDR)中图法
在线阅读 下载PDF
面向SCA的DPR软件架构设计与调度技术
10
作者 郭彪 唐麒 +3 位作者 文智敏 傅娟 王玲 魏急波 《计算机工程》 CAS CSCD 北大核心 2021年第12期221-229,共9页
为提高软件无线电(SDR)系统波形应用部署的灵活性和FPGA资源利用率,基于SDR系统的软件通信体系架构(SCA),设计一种支持FPGA的动态部分可重构(DPR)软件架构。针对DPR FPGA与CPU组成的异构计算平台,提出一种蚁群优化调度算法,以提高波形... 为提高软件无线电(SDR)系统波形应用部署的灵活性和FPGA资源利用率,基于SDR系统的软件通信体系架构(SCA),设计一种支持FPGA的动态部分可重构(DPR)软件架构。针对DPR FPGA与CPU组成的异构计算平台,提出一种蚁群优化调度算法,以提高波形应用部署效率。实验结果表明,与MILP算法和ILP算法相比,所提算法的求解性能平均提升了约30%,且随着任务规模的增大,优势更加明显。 展开更多
关键词 软件通信体系架构 动态部分可重构 可扩展标记语言 有向无环图 蚁群优化
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部