-
题名面向低磨损存内计算的多状态逻辑门综合
- 1
-
-
作者
赵安宁
许诺
刘康
罗莉
潘炳征
薄子怡
谭承浩
-
机构
国防科技大学计算机学院
先进微处理器芯片与系统重点实验室(国防科技大学)
-
出处
《计算机研究与发展》
北大核心
2025年第3期620-632,共13页
-
基金
国家自然科学基金项目(62202483)
湖南省自然科学基金项目(2022JJ40563)
+1 种基金
武汉光电国家研究中心开放基金项目(2021WNLOKF019)
PDL开放基金项目(WDZC20235250112)。
-
文摘
通过融合布尔逻辑和非易失存储的功能,忆阻状态逻辑电路可以消除计算过程中的数据移动,实现在存储器中计算,打破传统冯·诺依曼计算系统的“存储墙”和“能耗墙”.近年来,通过构建条件转变到数学逻辑关系之间的映射,已经有一系列存内状态逻辑门被提出,功能覆盖IMP,NAND,NOR,NIMP等多个逻辑运算.然而,复杂计算过程到存内状态逻辑实现的自动化综合映射方法仍处于萌芽阶段,特别是缺少针对器件磨损的探讨,限制了设备维修不便的边缘计算场景应用.为降低复杂存内状态逻辑计算过程的磨损(翻转率),实现了一种面向低磨损存内计算的多状态逻辑门综合映射过程.与领域内熟知的SIMPLER MAGIC状态逻辑综合流程相比,该综合映射流程在复杂计算过程的翻转率上实现了对EPFL,LGSynth91的典型基准测试电路分别平均35.55%,47.26%以上的改进;与最新提出的LOSSS状态逻辑综合流程相比,在复杂计算过程的翻转率上实现了对EPFL,LGSynth91的典型基准测试电路分别平均8.48%,6.72%以上的改进.
-
关键词
忆阻器
状态逻辑
翻转率
逻辑综合与映射
低磨损
-
Keywords
memristor
stateful logic
toggle rate
logic synthesis and mapping
low wear
-
分类号
TP333
[自动化与计算机技术—计算机系统结构]
-
