期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
阵列乘法器通路时延故障的内建自测试 被引量:2
1
作者 杨德才 陈光 谢永乐 《电子与信息学报》 EI CSCD 北大核心 2009年第1期238-241,共4页
阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试... 阵列乘法器因高度集成和高速运行,容易受到时延故障的困扰。该文对阵列乘法器的通路时延故障提出了一种用累加器实现的以单跳变序列作为测试序列的内建自测试方案。已有的理论和实践表明采用单跳变测试序列比多跳变序列具有更高的测试鲁棒性。同时,该文的测试方案在测试通路覆盖率和测试向量数之间做到了兼顾。仿真结果表明这种单跳变测试序列具有高测试通路覆盖率。此外,测试生成通过系统已有累加器的复用可节省硬件成本开销。 展开更多
关键词 阵列乘法器 内建自测试 故障测试 通路时延故障 单跳变序列
在线阅读 下载PDF
学习策略实现的条件和加法器通路时延故障测试生成
2
作者 杨德才 陈光 谢永乐 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第9期1577-1582,共6页
时延故障对高速运算电路性能有着关键性的影响,本文对高速加法器之一的条件和加法器的通路时延故障作了研究。首先对其提出了一种可测性设计,主要特点是硬件成本低和测试向量少,且实现了完全的无险象强健时延故障可测性。在此基础上,进... 时延故障对高速运算电路性能有着关键性的影响,本文对高速加法器之一的条件和加法器的通路时延故障作了研究。首先对其提出了一种可测性设计,主要特点是硬件成本低和测试向量少,且实现了完全的无险象强健时延故障可测性。在此基础上,进一步提出了一种学习策略的方法,实现了任意位数条件和加法器通路时延故障的测试生成,使得测试难度下降,测试时间缩短,测试效率提高。仿真实验结果表明了该方案的有效性。 展开更多
关键词 条件和加法器 可测性设计 学习策略 通路时延故障 双向量测试
在线阅读 下载PDF
并行前置树型加法器的通路时延故障测试
3
作者 杨德才 谢永乐 陈光 《电子测量与仪器学报》 CSCD 2008年第4期12-16,共5页
时延故障对高速运算电路性能有着关键性的影响,本文对其中之一的并行前置树型加法器的通路时延故障测试作了研究。在分析其结构特点的基础上研究了其通路时延故障的可测性,结果表明并行前置树型加法器所有通路都可实现单通路无险象强健... 时延故障对高速运算电路性能有着关键性的影响,本文对其中之一的并行前置树型加法器的通路时延故障测试作了研究。在分析其结构特点的基础上研究了其通路时延故障的可测性,结果表明并行前置树型加法器所有通路都可实现单通路无险象强健时延故障测试,这是时延故障测试中最严格的测试条件。在此基础上,本文提出了通路选择方法,用来选择一组基本通路,使得其他通路的时延可以通过对所选择的基本通路测试计算而得,无需对所有的通路作测试,这样既保证了电路的性能,又提高了测试的效率。仿真结果表明了这种方案的有效性。 展开更多
关键词 故障测试 通路时延故障 前置树型加法器 双向量测试
在线阅读 下载PDF
通路时延测试综述 被引量:2
4
作者 李华伟 闵应骅 李忠诚 《计算机工程与科学》 CSCD 2002年第2期80-83,共4页
本文对目前通路时延测试领域的主要研究成果进行了综述 ,阐述了主要的通路时延可测试性及相应的单通路时延故障的分类 。
关键词 通路测试 通路时延故障 可测试性 间特性
在线阅读 下载PDF
面向串扰时延效应的时序分析方法及在集成电路测试中的应用 被引量:2
5
作者 张旻晋 李华伟 李晓维 《计算机学报》 EI CSCD 北大核心 2007年第10期1681-1688,共8页
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一... 随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路中的串扰效应影响,找到电路中潜在的串扰时延故障目标,并针对这些故障进行测试是非常必要的.文中提出了一种基于通路的考虑多串扰引起的时延效应的静态时序分析方法,该方法通过同时考虑临界通路及为其所有相关侵略线传播信号的子通路来分析多串扰耦合效应.该方法引入了新的数据结构"跳变图"来记录所有可能的信号跳变时间,能够精确地找到潜在的串扰噪声源,并在考虑串扰时延的情况下有效找到临界通路及引起其最大串扰减速效应的侵略子通路集.这种方法可以通过控制跳变图中时间槽的大小来平衡计算精度和运行时间.最后,文中介绍了在基于精确源串扰通路时延故障模型的测试技术中,该静态时序分析方法在耦合线对选择和故障敏化中的应用.针对ISCAS89电路的实验结果显示,文中提出的技术能够适应于大电路的串扰效应分析和测试,并且具有可接受的运行时间. 展开更多
关键词 串扰 静态序分析 通路时延故障 测试
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部