检索结果-维普期刊中文期刊服务平台

布尔过程在通路敏化中的应用被引量：1: 1; 作者赵著行闵应骅李忠诚《计算机学报》 EI CSCD 北大核心 1996年第8期568-575,共8页; 对高性能数字电路来说，定时（Ｔｉｍｉｎｇ）的研究与分析是非常重要的．新近提出的布尔过程是定时分析的有效的理论工具，它将电路的逻辑关系和定时关系统一地表示在一个表达式中．本文首先介绍布尔过程的基本概念，然后利用此方法对... 展开更多; 关键词布尔过程波形函数通路敏化数字电路; 在线阅读下载PDF 职称材料

用不同敏化方法提高超速测试的故障覆盖率被引量：1: 2; 作者魏建龙邝继顺《计算机科学》 CSCD 北大核心 2014年第5期55-58,90,共5页; 面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷。超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对每... 展开更多; 关键词小时延缺陷单通路敏化非强健测试跳变时延故障覆盖率超速测试; 在线阅读下载PDF 职称材料

基于全局伪路径的时钟特性分析新方法: 3; 作者吴继娟刘晓晓马光胜《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2007年第1期71-74,共4页; 为了得到确定精确的电路时延,将全局伪路径的观念引入到电路时钟特性分析中,提出了一种改进电路模块时钟周期准确性的方法.在不采取复杂空间搜索实现电路功能的情况下,该方法能给出正确的计算结果并且除去大多数的伪路径,最大限度地减... 展开更多; 关键词时钟周期电路延迟关键路径通路敏化; 在线阅读下载PDF 职称材料

一种检测电路中关键路径的新算法被引量：3: 4; 作者杜振军马光胜冯刚《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2005年第4期518-521,共4页; 伪路径的存在严重影响了对大规模集成电路的定时分析.为了克服该问题,文中给出一种基于SAT和GRASP求解算法的识别伪路径的方法,在此基础上引入动态期望值的手段得到一种检测组合电路中的关键路径的快速方法.实验证明,该方法可以在微机... 展开更多; 关键词关键路径定时分析通路敏化; 在线阅读下载PDF 职称材料

针对最小项伪装电路的逆向工程攻击方法被引量：1: 5; 作者江姗徐宁 +1 位作者王雪岩周强《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2017年第A01期187-192,共6页; 为了进一步提升最小项保护的IC(integrated circuit)伪装策略的安全性,针对其电路结构缺陷提出一种攻击方法,并分析其改进点.首先,对CamoPerturb提出的最小项保护伪装策略的实现技术进行分析,采用通路敏化和逻辑蕴含技术研究逻辑门替换... 展开更多; 关键词逆向工程 IC伪装通路敏化及逻辑蕴含最小项扰动; 在线阅读下载PDF 职称材料

考虑噪声效应的VDSM延时测试生成方法: 6; 作者杜振军马光胜冯刚《哈尔滨工程大学学报》 EI CAS CSCD 2003年第4期431-435,共5页; 为了解决超深亚微米芯片的延时测试问题,首先提出了一种新的基于布尔过程论的逻辑级噪声预测方法,用波形多项式描述的同时发生的跳变数来预测噪声大小,并生成能产生最大跳变数目的输入波形;然后同基于波形敏化的长敏化通路选择法相结合... 展开更多; 关键词延时故障测试噪声效应布尔过程论可敏化通路; 在线阅读下载PDF 职称材料

题名布尔过程在通路敏化中的应用被引量：1: 1; 作者赵著行闵应骅李忠诚; 机构中国科学院计算技术研究所CAD开放实验室; 出处《计算机学报》 EI CSCD 北大核心 1996年第8期568-575,共8页; 基金国家自然科学基金; 文摘对高性能数字电路来说，定时（Ｔｉｍｉｎｇ）的研究与分析是非常重要的．新近提出的布尔过程是定时分析的有效的理论工具，它将电路的逻辑关系和定时关系统一地表示在一个表达式中．本文首先介绍布尔过程的基本概念，然后利用此方法对任意输入模式下的通路敏化问题进行讨论──重新定义通路敏化的概念，并通过一个例子说明几种主要的敏化定义之间的不同，给出并证明判定通路敏化的充要条件．文章最后提出计算敏化通路的原始输入波形的算法，并给以证明．; 关键词布尔过程波形函数通路敏化数字电路; Keywords Boolean process, waveform function, sensitization; 分类号 TN790.2 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名用不同敏化方法提高超速测试的故障覆盖率被引量：1: 2; 作者魏建龙邝继顺; 机构湖南大学信息科学与工程学院; 出处《计算机科学》 CSCD 北大核心 2014年第5期55-58,90,共5页; 基金国家自然科学基金项目(60673085 60773207)资助; 文摘面向小时延缺陷(small delay detect,SDDs)的测试产生方法不仅要求测试产生算法复杂度低,还要尽可能地检测到小时延缺陷。超速测试避免了因测试最长敏化通路而带来的测试效率过低的问题,而且它要求测试向量按敏化通路时延进行分组,对每组分配一个合适的超速测试频率,再采用一种可快速、准确选择特定长度的路径选择方法来有效地提高测试质量。同时,文中首次通过优先选用单通路敏化标准对短通路进行检测,对关键通路有选择地进行非强健测试,相对采用单一的敏化方法,能以很小的时间代价提高含有小时延缺陷的结点的跳变时延故障覆盖率(TDF)。在ISCAS’89基准电路中对小时延缺陷的检测结果表明:用不同敏化方法进行测试产生,能在低的cpu时间里取得更高的跳变时延故障覆盖率。; 关键词小时延缺陷单通路敏化非强健测试跳变时延故障覆盖率超速测试; Keywords Small delay detect Single sensitization criterion Nonrobust test Transition delay fault coverage Faster than at-speed testing; 分类号 TP306 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于全局伪路径的时钟特性分析新方法: 3; 作者吴继娟刘晓晓马光胜; 机构哈尔滨工程大学计算机科学与技术学院; 出处《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2007年第1期71-74,共4页; 基金国家自然科学基金资助项目(60273081); 文摘为了得到确定精确的电路时延,将全局伪路径的观念引入到电路时钟特性分析中,提出了一种改进电路模块时钟周期准确性的方法.在不采取复杂空间搜索实现电路功能的情况下,该方法能给出正确的计算结果并且除去大多数的伪路径,最大限度地减少因伪路径而产生的性能错误.实验证明,新方法可以产生具有十分精确的路径延迟的时钟模型,对规模为几千个逻辑门的基准电路,可以在几十秒内得到电路的关键路径,而且得到的关键路径的时延比拓扑时延小很多,在相当大的程度上提高时钟模型的准确性.; 关键词时钟周期电路延迟关键路径通路敏化; Keywords cycle time circuit delay critical path path sensitization; 分类号 TP302 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名一种检测电路中关键路径的新算法被引量：3: 4; 作者杜振军马光胜冯刚; 机构哈尔滨工业大学计算机科学与技术博士后流动站哈尔滨工程大学计算机科学与技术学院; 出处《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2005年第4期518-521,共4页; 基金国家自然科学基金资助项目(69973014和60273081) 黑龙江省自然科学基金资助项目(F0209) 哈工程大学基础研究资助基金资助项目(HEUF04088); 文摘伪路径的存在严重影响了对大规模集成电路的定时分析.为了克服该问题,文中给出一种基于SAT和GRASP求解算法的识别伪路径的方法,在此基础上引入动态期望值的手段得到一种检测组合电路中的关键路径的快速方法.实验证明,该方法可以在微机环境下对一些大规模的基准电路实现对关键路径的快速检测.对规模为几千个逻辑门的基准电路,该算法可以在半分钟内得到电路的关键路径,而且可以将关键路径时延减小,为确定精确的电路时延提供了依据.; 关键词关键路径定时分析通路敏化; Keywords critical path timing analysis path sensitization; 分类号 TP391.72 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名针对最小项伪装电路的逆向工程攻击方法被引量：1: 5; 作者江姗徐宁王雪岩周强; 机构武汉理工大学交通物联网技术湖北省重点实验室清华大学EDA实验室; 出处《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2017年第A01期187-192,共6页; 基金国家自然科学基金资助项目(61774091); 文摘为了进一步提升最小项保护的IC(integrated circuit)伪装策略的安全性,针对其电路结构缺陷提出一种攻击方法,并分析其改进点.首先,对CamoPerturb提出的最小项保护伪装策略的实现技术进行分析,采用通路敏化和逻辑蕴含技术研究逻辑门替换引起最小项扰动原理.然后,借鉴FAN算法思想计算出伪装电路中更改的最小项与逻辑门,从而恢复初始电路结构.实验采用ISCAS89基准电路和openSPARC处理器电路,结果表明利用所提方法仅需数ms即可高效地破解CamoPerturb对IC的伪装.; 关键词逆向工程 IC伪装通路敏化及逻辑蕴含最小项扰动; Keywords reverse engineering IC camouflaging sensitization and implication minterm perturbation; 分类号 TP309.1 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名考虑噪声效应的VDSM延时测试生成方法: 6; 作者杜振军马光胜冯刚; 机构哈尔滨工程大学计算机科学与技术学院; 出处《哈尔滨工程大学学报》 EI CAS CSCD 2003年第4期431-435,共5页; 基金国家自然科学基金资助项目(69973014); 文摘为了解决超深亚微米芯片的延时测试问题,首先提出了一种新的基于布尔过程论的逻辑级噪声预测方法,用波形多项式描述的同时发生的跳变数来预测噪声大小,并生成能产生最大跳变数目的输入波形;然后同基于波形敏化的长敏化通路选择法相结合,提出了一种基于布尔过程论的能产生最大噪声效应的敏化测试波形生成方法.实验表明,本文提出的方法可以应用在复杂电路的延时故障测试中,有较好的推广价值.; 关键词延时故障测试噪声效应布尔过程论可敏化通路; Keywords delay fault testing noise effects Boolean process sensitizable path; 分类号 TP391.7 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	布尔过程在通路敏化中的应用	赵著行闵应骅李忠诚	《计算机学报》 EI CSCD 北大核心	1996	1	在线阅读下载PDF 职称材料
2	用不同敏化方法提高超速测试的故障覆盖率	魏建龙邝继顺	《计算机科学》 CSCD 北大核心	2014	1	在线阅读下载PDF 职称材料
3	基于全局伪路径的时钟特性分析新方法	吴继娟刘晓晓马光胜	《哈尔滨工程大学学报》 EI CAS CSCD 北大核心	2007	0	在线阅读下载PDF 职称材料
4	一种检测电路中关键路径的新算法	杜振军马光胜冯刚	《哈尔滨工程大学学报》 EI CAS CSCD 北大核心	2005	3	在线阅读下载PDF 职称材料
5	针对最小项伪装电路的逆向工程攻击方法	江姗徐宁王雪岩周强	《东南大学学报（自然科学版）》 EI CAS CSCD 北大核心	2017	1	在线阅读下载PDF 职称材料
6	考虑噪声效应的VDSM延时测试生成方法	杜振军马光胜冯刚	《哈尔滨工程大学学报》 EI CAS CSCD	2003	0	在线阅读下载PDF 职称材料