期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种新颖的UART自适应波特率发生器的设计
被引量:
13
1
作者
周建华
万书芹
薛忠杰
《半导体技术》
CAS
CSCD
北大核心
2007年第12期1052-1055,共4页
实现了一种应用于UART中的自适应波特率发生器的设计。设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率。利用Quartus软件工具完成电路物理设计、仿真及综...
实现了一种应用于UART中的自适应波特率发生器的设计。设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率。利用Quartus软件工具完成电路物理设计、仿真及综合,结果表明电路能正确地探测出串行数据波特率。最后将电路实现于CycloneII系列FPGA上。运用该电路可以简化UART接收器部分设计。
展开更多
关键词
通用异步接收发送器
波特率发生器
异步
通信
不归零码
在线阅读
下载PDF
职称材料
基于Verilog HDL的UART IP的设计
被引量:
4
2
作者
李秋菊
杨银堂
高海霞
《半导体技术》
CAS
CSCD
北大核心
2007年第6期520-523,共4页
通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功...
通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果。结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中。
展开更多
关键词
通用异步接收发送器
VERILOG
HDL
先入先出
在线阅读
下载PDF
职称材料
基于ISP微控制器的PLC实现方法
被引量:
4
3
作者
朱宁西
张齐
《华南理工大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2003年第1期84-87,共4页
介绍采用带有ISP功能的微控制器实现可编程序控制器PLC的设计思路、硬件构成和实现方法 。
关键词
ISP
PLC
可编程序控制器
在系统编程
微控制器
通用
异步
接收
器/
发送器
设计方法
在线阅读
下载PDF
职称材料
题名
一种新颖的UART自适应波特率发生器的设计
被引量:
13
1
作者
周建华
万书芹
薛忠杰
机构
江南大学信息工程学院
中国电子科技集团公司第
出处
《半导体技术》
CAS
CSCD
北大核心
2007年第12期1052-1055,共4页
基金
国防科技重点实验室基金支持项目(51433020105DZ6801)
文摘
实现了一种应用于UART中的自适应波特率发生器的设计。设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率。利用Quartus软件工具完成电路物理设计、仿真及综合,结果表明电路能正确地探测出串行数据波特率。最后将电路实现于CycloneII系列FPGA上。运用该电路可以简化UART接收器部分设计。
关键词
通用异步接收发送器
波特率发生器
异步
通信
不归零码
Keywords
UART
baud rate generator
asynchronous communication
non-return-zero
分类号
TP336 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于Verilog HDL的UART IP的设计
被引量:
4
2
作者
李秋菊
杨银堂
高海霞
机构
西安电子科技大学微电子学院
出处
《半导体技术》
CAS
CSCD
北大核心
2007年第6期520-523,共4页
基金
国家自然科学基金资助项目(60476046)
文摘
通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果。结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中。
关键词
通用异步接收发送器
VERILOG
HDL
先入先出
Keywords
UART
Verilog HDL
FIFO
分类号
TN919 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
基于ISP微控制器的PLC实现方法
被引量:
4
3
作者
朱宁西
张齐
机构
华南理工大学电子与信息工程学院
华南理工大学计算机工程与科学学院
出处
《华南理工大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2003年第1期84-87,共4页
基金
华南理工大学教研项目 (30 3_Y10 0 11)
文摘
介绍采用带有ISP功能的微控制器实现可编程序控制器PLC的设计思路、硬件构成和实现方法 。
关键词
ISP
PLC
可编程序控制器
在系统编程
微控制器
通用
异步
接收
器/
发送器
设计方法
Keywords
PLC
ISP
micro_controller
universal asynchronous receiver/transmitter
分类号
TM571.61 [电气工程—电器]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种新颖的UART自适应波特率发生器的设计
周建华
万书芹
薛忠杰
《半导体技术》
CAS
CSCD
北大核心
2007
13
在线阅读
下载PDF
职称材料
2
基于Verilog HDL的UART IP的设计
李秋菊
杨银堂
高海霞
《半导体技术》
CAS
CSCD
北大核心
2007
4
在线阅读
下载PDF
职称材料
3
基于ISP微控制器的PLC实现方法
朱宁西
张齐
《华南理工大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2003
4
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部