用于植入式医疗装置的逐次逼近式模数转换器 被引量：9

1

作者 张鸿 张牡丹 +2 位作者 张杰 赵阳 张瑞智 《西安交通大学学报》 EI CAS CSCD 北大核心 2015年第2期43-48,129,共7页

针对植入式医疗装置对模数转换器（ADC）的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器（SAR-ADC）。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和... 针对植入式医疗装置对模数转换器（ADC）的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器（SAR-ADC）。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明：所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。 展开更多

关键词 医疗装置 植入式 超低功耗 逐次逼近型 模数转换器

在线阅读 下载PDF 职称材料

低功耗高精度逐次逼近型模数转换器的设计 被引量：5

2

作者 袁小龙 赵梦恋 +1 位作者 吴晓波 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第12期2153-2157,共5页

为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调... 为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求. 展开更多

关键词 逐次逼近式模数转换器 比较器 开关时序 积分非线性 低功耗

在线阅读 下载PDF 职称材料

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计 被引量：4

3

作者 张蕾 杨晨晨 王兴华 《北京理工大学学报》 EI CAS CSCD 北大核心 2020年第5期526-530,共5页

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时... 基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器(successive approximation register analog-to-digital convertor,SAR ADC).与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数(ENOB)为9.45 bits,功耗为13.48μW. 展开更多

关键词 逐次逼近模数转换器 模数转换器时域比较器 低功耗

在线阅读 下载PDF 职称材料

一种逐次逼近寄存器型模数转换器 被引量：5

4

作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页

设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平

在线阅读 下载PDF 职称材料

用于植入式医疗设备的低功耗低位逐次逼近型模数转换器 被引量：4

5

作者 许江涛 闫创 +3 位作者 段颖哲 翟羽健 伍民顺 张瑞智 《西安交通大学学报》 EI CAS CSCD 北大核心 2020年第3期12-19,共8页

针对植入式医疗设备中关键模块模数转换器(ADC)的超低功耗设计问题,以低功耗的逐次逼近型ADC为基础,提出了低位逐次逼近量化逻辑的模数转换器。量化逻辑主要用于以心电信号为代表的低活动度生物信号,在采用固定分辨率和采样率的情况下,... 针对植入式医疗设备中关键模块模数转换器(ADC)的超低功耗设计问题,以低功耗的逐次逼近型ADC为基础,提出了低位逐次逼近量化逻辑的模数转换器。量化逻辑主要用于以心电信号为代表的低活动度生物信号,在采用固定分辨率和采样率的情况下,根据信号的变化幅度调整量化次数,以达到降低功耗和压缩数据量的目的,在信号处于基线或缓变间期最少只需要3次量化就可以得到ADC转换结果。采用Global Foundry 0.18m标准CMOS工艺对该ADC进行了电路和版图设计,仿真结果显示,在1.8V的电源电压和1kHz的采样率下,ADC的有效位为9.6b,核心电路平均电流功耗为64~131nA。该低位逐次逼近模数转换器特别适合应用于植入或可穿戴医疗设备中低活动度生物信号的模数转换,在保证量化精度的同时显著降低了ADC的功耗。 展开更多

关键词 植入式医疗设备 低功耗 低位逐次逼近 模数转换器

在线阅读 下载PDF 职称材料

逐次逼近型模数转换器研究进展 被引量：3

6

作者 田芮谦 宋树祥 +3 位作者 刘振宇 岑明灿 蒋品群 蔡超波 《广西师范大学学报（自然科学版）》 CAS 北大核心 2022年第5期24-35,共12页

逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)已占据中等速度和精度ADC的主要市场,其采样频率可达5 MHz,分辨率通常为8~16位。在保持其低功耗的固有优势下,SAR ADC设计面临更高速和... 逐次逼近型模数转换器(successive approximation register analog-to-digital converter,SAR ADC)已占据中等速度和精度ADC的主要市场,其采样频率可达5 MHz,分辨率通常为8~16位。在保持其低功耗的固有优势下,SAR ADC设计面临更高速和更高精度的挑战。本文概述近年来逐次逼近型模数转换器的研究现状和先进技术,对电容阵列开关切换技术、比较器和校准方法进行归纳与讨论;对比了结合不同开关策略的电容阵列DAC性能;提出了适用于不同场景的比较器结构;对高速度、高精度、低功耗的SAR ADC研究进行了展望。 展开更多

关键词 逐次逼近 模数转换器 开关切换技术 比较器 校准

在线阅读 下载PDF 职称材料

面向WSN结点SoC的逐次逼近模数转换器 被引量：1

7

作者 刘珂 杜占坤 +3 位作者 马骁 邵莉 毕见鹏 傅健 《半导体技术》 CAS CSCD 北大核心 2013年第1期1-5,15,共6页

设计了一种适合于无线传感网(WSN)结点SoC芯片传感器接口电路应用的12 bit精度逐次逼近型(SAR)模数转换器(ADC)。为了实现高精度、低成本,并兼容射频CMOS工艺的要求,利用全差分结构和带有Auto-zero失调消除功能的比较器提高转换精度。... 设计了一种适合于无线传感网(WSN)结点SoC芯片传感器接口电路应用的12 bit精度逐次逼近型(SAR)模数转换器(ADC)。为了实现高精度、低成本,并兼容射频CMOS工艺的要求,利用全差分结构和带有Auto-zero失调消除功能的比较器提高转换精度。采用分段式电容阵列DAC减小芯片占用面积,通过构造符合精度要求的MOM电容单元,使电容阵列符合射频CMOS的工艺特点,利于嵌入式应用。同时,采取增加辅助电容的办法扩大输入信号范围。该ADC在0.18μm 1P6M标准CMOS工艺下实现,版图面积为0.9 mm2,最高采样速率为1 MS/s,在1.8 V电源电压下,整体功耗仅为2 mW。 展开更多

关键词 逐次逼近型 模数转换器 无线传感网 片上系统 低功耗

在线阅读 下载PDF 职称材料

超小面积超低功耗9位模数转换器 被引量：1

8

作者 马源 王学诚 张沕琳 《南京邮电大学学报（自然科学版）》 北大核心 2024年第1期13-19,共7页

设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根... 设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根据工艺参数和版图提取信息,将实际参数代回仿真模型进行快速验证,极大降低了架构调整带来的迭代成本。最终实现的ADC硅片面积仅为0.0043 mm^(2),在125 kS/s采样率下测得的功耗开销仅为360 nW,对于2.6 kHz的1.8 Vpp输入信号实现了8.4 bit的有效位数(ENoB)和68.8 dB的无杂散动态范围(SFDR)。 展开更多

关键词 模数转换器 逐次逼近式 超低功耗 生物传感系统

在线阅读 下载PDF 职称材料

10bit 100MS/s混合型模数转换器 被引量：2

9

作者 张章 余文成 解光军 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第3期80-85,116,共7页

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出... 为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中. 展开更多

关键词 全并行模数转换器 逐次逼近型模数转换器 开关切换策略 高位电容跳过与复用

在线阅读 下载PDF 职称材料

一种超低功耗模数转换器的设计与仿真 被引量：1

10

作者 胡云峰 易子川 +1 位作者 李琛 周国富 《华南师范大学学报（自然科学版）》 CAS 北大核心 2017年第4期5-10,共6页

为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态... 为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗.最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真.仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188μW,功耗优值(FOM)每步为1.9 fJ.设计的超低功耗SAR ADC适用于低功耗电子终端设备. 展开更多

关键词 模数转换器 逐次逼近寄存器 电容阵列DAC 超低功耗 组合电容

在线阅读 下载PDF 职称材料

逐次逼近式A/D转换器分解式原理验证实验设计 被引量：1

11

作者 姚敏 徐君 赵敏 《电子测量技术》 2019年第24期116-119,共4页

针对逐次逼近式A/D转换器转换速度快,用集成芯片难以设计原理验证实验的问题,利用分立元件结合逐次逼近式A/D转换器的转换原理,设计并实现了展现该转换器转换过程的原理验证实验。实验电路设计中将逐次逼近式A/D转换器的内部组成部分:D/... 针对逐次逼近式A/D转换器转换速度快,用集成芯片难以设计原理验证实验的问题,利用分立元件结合逐次逼近式A/D转换器的转换原理,设计并实现了展现该转换器转换过程的原理验证实验。实验电路设计中将逐次逼近式A/D转换器的内部组成部分:D/A转换器、去/留码逻辑电路、环形计数器等电路分别用分立元件搭建并实现。利用按键实现了对该转换器实验的每一个转换节拍的控制,将每一个实验转换码的加码、试码、比较、判断等过程逐一显示。设计的实验增加了学生的参与感,使得学生通过对转换过程的分解操作、观察和测量加深了对逐次逼近式A/D转换器转换原理的理解,达到了很好的实验效果。 展开更多

关键词 逐次逼近式A/D转换器 原理验证 数据采集

在线阅读 下载PDF 职称材料

高性能模数转换器ADS8411及其应用

12

作者 巴特尔 金剑 刘斐 《陕西师范大学学报（自然科学版）》 CAS CSCD 北大核心 2005年第S1期195-198,共4页

ADS8411是一款2MSPS采样速率的16位逐次逼近(SAR)模数转换器(ADC).该器件再次显著提高了本身已属业界速度最快的16位SAR转换器产品系列的采样率,其主要面向要求高速、高精度的高级应用,例如医学成像、便携式医疗仪器、零等待数据采集系... ADS8411是一款2MSPS采样速率的16位逐次逼近(SAR)模数转换器(ADC).该器件再次显著提高了本身已属业界速度最快的16位SAR转换器产品系列的采样率,其主要面向要求高速、高精度的高级应用,例如医学成像、便携式医疗仪器、零等待数据采集系统、数字通信等.文中介绍了ADS8411的性能特点、内部结构及引脚排列,并给出了其和8位通用数据总线微控制器的接口原理图. 展开更多

关键词 模数转换器 ADS8411 逐次逼近

在线阅读 下载PDF 职称材料

面向CMOS图像传感器应用的列级模数转换器研究进展 被引量：1

13

作者 廖文丽 张植潮 +2 位作者 张九龄 蔡铭嫣 陈铖颖 《半导体技术》 CAS 北大核心 2023年第11期961-971,共11页

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦... 随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。 展开更多

关键词 CMOS图像传感器(CIS) 模数转换器(ADC) 单斜(SS)ADC 逐次逼近寄存器(SAR)ADC 循环ADC Sigma-Delta ADC

在线阅读 下载PDF 职称材料

Maxim Integrated推出最快采样速率超高精度寄存器模数转换器

14

《半导体技术》 CAS CSCD 北大核心 2014年第5期376-376,共1页

2014年4月23日，MaximIntegrated公司推出20bit，1．6MS／s逐次逼近寄存器模数转换器MAXll905，使设计人员能够以最低功耗实现最高的分辨率和最快的采样速率。

关键词 模数转换器 采样速率 寄存器 超高精度 逐次逼近 设计人员 分辨率 低功耗

在线阅读 下载PDF 职称材料

逐次逼近ADC无源器件的匹配性与高层次模型 被引量：3

15

作者 佟星元 杨银堂 +1 位作者 朱樟明 刘帘曦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2011年第6期123-129,共7页

对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源... 对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源器件匹配性高层次模型对理论分析结果进行了验证.在此基础上提出了一种基于单位电容缩放的新型电荷再分配结构,在不提高无源器件匹配性要求的前提下,利用单位电容取代原有缩放电容并增加一定的时序控制,有效地解决了传统电容缩放结构中缩放电容工艺实现困难以及对寄生电容敏感的问题,适合片上系统的嵌入式应用. 展开更多

关键词 模数转换器 逐次逼近 无源器件 匹配性 高层次模型

在线阅读 下载PDF 职称材料

一种带片上校准的16 bit两级逐次逼近型ADC 被引量：1

16

作者 冯景彬 胡伟波 +4 位作者 国千崧 秦克凡 胡毅 李振国 侯佳力 《半导体技术》 CAS 北大核心 2022年第5期403-409,共7页

为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换... 为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性。STGADC1、STGADC2内部和两级之间均采用冗余。校准后,该ADC在测量中实现了88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD)。测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB。电路采用180 nm CMOS工艺流片,芯片面积0.69 mm^(2),供电电压为5 V/1.8 V,功耗为3 mW。 展开更多

关键词 模数转换器(ADC) 残差放大器(RA) 逐次逼近型(SAR) 冗余 一次性校准

在线阅读 下载PDF 职称材料

基于分段电容阵列的改进型逐次逼近型ADC

17

作者 胡毅 李振国 +3 位作者 侯佳力 国千崧 邓新伟 胡伟波 《半导体技术》 CAS 北大核心 2022年第2期126-133,共8页

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构... 为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。 展开更多

关键词 分段电容阵列 失配电压 锁存式比较器 一次性校准 逐次逼近型(SAR)模数转换器(ADC)

在线阅读 下载PDF 职称材料

用于植入式医用芯片的低电压低功耗SAR ADC

18

作者 刘旸 秦琳 赵梦恋 《江南大学学报（自然科学版）》 CAS 2013年第4期424-428,共5页

为适应植入式医用芯片的使用要求,给出一低电压低功耗逐次逼近型模数转换器(SARADC)的设计。从降低功耗出发,提出了一种新的能量高效开关策略。与传统开关策略相比,电容阵列的平均开关能量减少了68%,电容阵列的面积仅为传统开关策略的5... 为适应植入式医用芯片的使用要求,给出一低电压低功耗逐次逼近型模数转换器(SARADC)的设计。从降低功耗出发,提出了一种新的能量高效开关策略。与传统开关策略相比,电容阵列的平均开关能量减少了68%,电容阵列的面积仅为传统开关策略的50%;采用带校正的动态比较器,在提高精度的同时可以降低功耗;采用异步时钟,省略了高频时钟产生器,进一步降低了功耗。提出的5 Ms-111位SAR ADC采用SMIC 0.18μm CMOS混合信号工艺流片。供电电压低至1 V,功耗仅为0.236 mW,SNDR,SFDR分别达到55.1,68.38 dB。核心面积为650μm×1 000μm,符合植入式系统的要求。 展开更多

关键词 植入式 逐次逼近型 模数转换器 低电压 低功耗

在线阅读 下载PDF 职称材料

一种16位110 dB无杂散动态范围的低功耗SAR ADC

19

作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多

关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器

在线阅读 下载PDF 职称材料

一种10位200kS/s 65nm CMOS SAR ADC IP核 被引量：9

20

作者 杨银堂 佟星元 +1 位作者 朱樟明 管旭光 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2993-2998,共6页

该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Sig... 该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 触摸屏SoC CMOS 低功耗

在线阅读 下载PDF 职称材料