一种逐次逼近寄存器型模数转换器 被引量：5

1

作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页

设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 比较器 自举开关 动态逻辑单元 共模电平

在线阅读 下载PDF 职称材料

快速全数字逐次逼近寄存器延时锁定环的设计 被引量：1

2

作者 徐太龙 薛峰 +1 位作者 蔡志匡 郑长勇 《计算机工程》 CAS CSCD 2014年第4期262-268,共7页

全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用,用于解决时钟偏差和时钟生成问题。传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题。为此,通过改进逐次逼近寄存器的电路结构,采... 全数字延时锁定环在现代超大规模系统芯片集成中具有重要的作用,用于解决时钟偏差和时钟生成问题。传统的全数字逐次逼近寄存器延时锁定环存在谐波锁定、死锁和锁定时间比理论时间长的问题。为此,通过改进逐次逼近寄存器的电路结构,采用可复位数控延时线,设计一种改进型宽范围全数字逐次逼近延时锁定环,以解决谐波锁定和死锁问题。基于中芯国际0.18μm CMOS数字工艺,实现一个6位全数字逐次逼近寄存器延时锁定环。仿真结果表明,最长锁定时间为6个输入时钟周期,验证了所提方法的正确性。 展开更多

关键词 延时锁定环 谐波锁定 时钟偏差 死锁 锁定时间 逐次逼近寄存器

在线阅读 下载PDF 职称材料

一种基于两步式SAR ADC架构的智能温度传感器

3

作者 曹亦栋 陈雷 +3 位作者 初飞 李建成 张健 李全利 《半导体技术》 北大核心 2025年第6期603-611,共9页

针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计... 针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计了温度监测模块进行量化比较。电路采用了两步式SAR ADC进行10 bit数字温度码的转换输出,两步式SAR ADC通过调节电阻阵列实现粗量化,调节比较器输入管阵列进行细量化。电路基于28 nm CMOS工艺设计,模块面积为0.049 mm^(2)。仿真结果表明,27℃、1.8 V电源电压下温度传感器的最大动态功耗为379μW,在10 MHz参考时钟下的输出响应时间为37.1μs。测试结果表明,芯片温度为62.8~124.5℃时温度传感器温度测量的误差为±1.5℃。 展开更多

关键词 高速接口芯片 温度传感器 横向pnp管 温度监测模块 两步式逐次逼近型模数转换器(sar ADC)

在线阅读 下载PDF 职称材料

一种带片上校准的16 bit两级逐次逼近型ADC 被引量：1

4

作者 冯景彬 胡伟波 +4 位作者 国千崧 秦克凡 胡毅 李振国 侯佳力 《半导体技术》 CAS 北大核心 2022年第5期403-409,共7页

为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换... 为实现16 bit的同步模数转换器(ADC),提出了一种基于电阻比例增益的级间残差放大器(RA)的两级逐次逼近型(SAR)ADC。第一级ADC(STGADC1)的剩余电压由RA放大,再由第二级ADC(STGADC2)采样和量化。采用片上一次性校准用于处理电容式数模转换器(CDAC)和RA中的非理想特性。STGADC1、STGADC2内部和两级之间均采用冗余。校准后,该ADC在测量中实现了88 dB的信噪比(SNR)、87.5 dB的信噪失真比(SNDR)和-96 dB的总谐波失真(THD)。测量的微分非线性(DNL)和积分非线性(INL)分别为-0.66/+0.82 LSB和-1.98/+1.84 LSB。电路采用180 nm CMOS工艺流片,芯片面积0.69 mm^(2),供电电压为5 V/1.8 V,功耗为3 mW。 展开更多

关键词 模数转换器(ADC) 残差放大器(RA) 逐次逼近型(sar) 冗余 一次性校准

在线阅读 下载PDF 职称材料

一种16位110 dB无杂散动态范围的低功耗SAR ADC

5

作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多

关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器

在线阅读 下载PDF 职称材料

Maxim Integrated推出最快采样速率超高精度寄存器模数转换器

6

《半导体技术》 CAS CSCD 北大核心 2014年第5期376-376,共1页

2014年4月23日，MaximIntegrated公司推出20bit，1．6MS／s逐次逼近寄存器模数转换器MAXll905，使设计人员能够以最低功耗实现最高的分辨率和最快的采样速率。

关键词 模数转换器 采样速率 寄存器 超高精度 逐次逼近 设计人员 分辨率 低功耗

在线阅读 下载PDF 职称材料

基于分段电容阵列的改进型逐次逼近型ADC

7

作者 胡毅 李振国 +3 位作者 侯佳力 国千崧 邓新伟 胡伟波 《半导体技术》 CAS 北大核心 2022年第2期126-133,共8页

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构... 为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。 展开更多

关键词 分段电容阵列 失配电压 锁存式比较器 一次性校准 逐次逼近型(sar)模数转换器(ADC)

在线阅读 下载PDF 职称材料

一种10位200kS/s 65nm CMOS SAR ADC IP核 被引量：9

8

作者 杨银堂 佟星元 +1 位作者 朱樟明 管旭光 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2993-2998,共6页

该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Sig... 该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 触摸屏SoC CMOS 低功耗

在线阅读 下载PDF 职称材料

一种性能指标可配置的SAR ADC的设计与实现 被引量：5

9

作者 居水荣 谢亚伟 +1 位作者 王津飞 朱樟明 《半导体技术》 CAS 北大核心 2019年第5期335-341,348,共8页

提出了一种分辨率、电源电压等性能指标可配置的逐次逼近寄存器型(SAR)模数转换器(ADC)的设计思想和实现方式。分析了SAR ADC的采样速率、精度、功耗和能量效率等主要性能指标之间的关系,提出了性能参数可配置SAR ADC的设计构想。介绍... 提出了一种分辨率、电源电压等性能指标可配置的逐次逼近寄存器型(SAR)模数转换器(ADC)的设计思想和实现方式。分析了SAR ADC的采样速率、精度、功耗和能量效率等主要性能指标之间的关系,提出了性能参数可配置SAR ADC的设计构想。介绍了性能指标可配置SAR ADC的实现方式,包括分辨率的配置、采样速率的可变以及电源电压的可调等。基于0.18μm CMOS工艺完成了ADC的版图设计、工艺加工和性能参数测试,ADC核心部分芯片面积仅为360μm×550μm。测试结果表明,SAR ADC的分辨率为6～10 bit、电源电压为0.5～0.9 V,在10 bit模式以及0.5 V电源电压下,该SAR ADC信噪失真比(SNDR)和无杂散动态范围(SFDR)分别可达到56.36 dB和67.96 dB,采样速率可达到2 MS/s,能量效率优值(FOM)为20.6 fJ/conversion-step。 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 低功耗 分辨率可配置 电源电压可变

在线阅读 下载PDF 职称材料

应用于SAR ADC的高能效电容阵列DAC 被引量：4

10

作者 胡云峰 李斌 吴朝晖 《华南理工大学学报（自然科学版）》 EI CAS CSCD 北大核心 2015年第9期47-53,66,共8页

电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压... 电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压移位技术,电容阵列DAC没有产生能耗;在之后的比较周期中,由于采用电荷共享和电压单调降低技术,电容阵列DAC产生了很少的能耗.仿真结果表明,相比于传统的电容阵列DAC结构,文中提出的高能效电容阵列DAC结构可降低99.22%的能耗,节省75%的面积. 展开更多

关键词 逐次逼近寄存器 模数转换 电容阵列DAC 高能效

在线阅读 下载PDF 职称材料

一种基于电压窗口技术的超低功耗SAR ADC 被引量：4

11

作者 汪正锋 宁宁 +4 位作者 吴霜毅 杜翎 蒋旻 闫小艳 王伟 《电子学报》 EI CAS CSCD 北大核心 2016年第1期211-215,共5页

本文提出了一种应用于生物医学的超低功耗逐次逼近型模数转换器(SAR ADC).针对SAR ADC主要模块进行超低功耗设计.数模转换(DAC)电路采用vcm-based以及分段电容阵列结构来减小其总电容,从而降低了DAC功耗.同时提出了电压窗口的方法在不... 本文提出了一种应用于生物医学的超低功耗逐次逼近型模数转换器(SAR ADC).针对SAR ADC主要模块进行超低功耗设计.数模转换(DAC)电路采用vcm-based以及分段电容阵列结构来减小其总电容,从而降低了DAC功耗.同时提出了电压窗口的方法在不降低比较器精度的情况下减小其功耗.此外,采用堆栈以及多阈值晶体管结构来减小低频下的漏电流.在55nm工艺下进行设计和仿真,在0.6V电源电压以及10k S/s的采样频率下,ADC的信噪失真比(SNDR)为73.3d B,总功耗为432n W,品质因数(FOM)为11.4f J/Conv. 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 电压窗口 超低功耗

在线阅读 下载PDF 职称材料

工艺-电压-温度综合稳健的亚1 V 10位SAR ADC 被引量：1

12

作者 张畅 佟星元 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2050-2057,共8页

采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字... 采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字化程度较高,为了降低整体功耗,采用小于标准电压的亚1 V供电.然而,对于异步SAR ADC,在低压下面临严峻的PVT不稳健问题,传统采用固定延迟电路的方式无法应对所有的PVT偏差,会导致ADC良率下降.提出一种用于异步SAR ADC的可配置延迟调控技术,采用3输入译码器调节延迟电路的电流,以满足ADC在多种PVT组合下所需的延时,在TT,SS,FF,SF,FS这5种工艺角,0.9~1 V供电范围和-40~85℃的温度范围下,均取得了良好的动态特性.在0.95 V供电,采样速率为200 kS/s时,总功耗为2.24μW,FoM值仅为16.46 fJ/Conv.-step. 展开更多

关键词 模数转换器(ADC) 逐次逼近寄存器(sar) 工艺-电压-温度(PVT) 低压 低功耗

在线阅读 下载PDF 职称材料

高精度SAR ADC电容阵列设计及校准算法

13

作者 金鹏展 丁晟 +2 位作者 黄玮 朱樟明 居水荣 《半导体技术》 CAS 北大核心 2023年第11期1020-1029,共10页

在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法... 在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法的前台数字校准。该方法不需要额外的电容阵列,利用自身的电容阵列与比较器量化出电容失配,计算出每一位输出码的权重校准系数,用来对正常量化出的输出码进行编码,实现校准功能。仿真结果表明,引入电容失配的18 bit SAR ADC经过该算法校准后,信噪比(SNR)从77.6 dB提升到107.6 dB,无杂散动态范围(SFDR)从89.8 dB提升到125.6 dB,有效位数(ENOB)从12.54 bit提升到17.54 bit。在SMIC 0.18μm工艺下,该校准算法对高精度SAR ADC的动态性能具有较大提升。 展开更多

关键词 逐次逼近寄存器模数转换器(sar ADC) 电容失配 电容阵列 校准 有效位数(ENOB) 信噪比(SNR)

在线阅读 下载PDF 职称材料

全数字延时锁定环的研究进展 被引量：2

14

作者 徐太龙 陈军宁 +2 位作者 孟坚 徐超 柯导明 《小型微型计算机系统》 CSCD 北大核心 2013年第6期1371-1374,共4页

全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相... 全数字延时锁定环在现代超大规模系统芯片中具有极其重要的作用,被广泛地用于解决系统时钟的产生和分布问题,因此详细分析其研究进展具有一定的理论意义和实际应用价值.首先在分析延时锁定环工作原理的基础上,阐明了全数字延时锁定环相对于全模拟和混合信号延时锁定环具有的优点.其次详细阐述了全数字延时锁定环的发展过程、研究现状和存在的问题,尤其在指出传统逐次逼近寄存器延时锁定环存在谐波锁定、锁定时间没有达到理论值和死锁三个问题的基础上,对各种改进型逐次逼近寄存器延时锁定环的性能进行了对比分析.最后对全数字延时锁定环的未来发展趋势进行了展望. 展开更多

关键词 时钟偏差 全数字延时锁定环 逐次逼近寄存器 锁定时间

在线阅读 下载PDF 职称材料

CMOS数字热真空传感器芯片设计 被引量：1

15

作者 李金凤 刘沁 +1 位作者 张治国 曹顺 《半导体技术》 CAS CSCD 北大核心 2012年第12期905-908,共4页

基于标准CMOS工艺设计了一款集成热真空传感器、运算放大器、逐次逼近型模数转换器(SAR ADC)、数字信号处理电路的传感器系统。工作在恒电流模式的传感器,气压敏感区间为1～105Pa。运算放大器(OPAMP)的输入级采用互补差分对获得轨至轨... 基于标准CMOS工艺设计了一款集成热真空传感器、运算放大器、逐次逼近型模数转换器(SAR ADC)、数字信号处理电路的传感器系统。工作在恒电流模式的传感器,气压敏感区间为1～105Pa。运算放大器(OPAMP)的输入级采用互补差分对获得轨至轨的共模输入范围。为满足精度要求,对SAR ADC中数模转换器电容阵列进行优化设计,并采用输出失调存储技术消除比较器的失调电压。数字电路采用查表法将电压信号变换为气压值。结果表明:运算放大器能无失真地驱动200Ω电阻,模数转换器的有效位为9.5 bit。运算放大器、模数转换器、数字信号处理电路性能良好,满足传感器系统要求。 展开更多

关键词 集成传感器 热真空传感器 模数转换器 运算放大器 逐次逼近寄存器

在线阅读 下载PDF 职称材料

一种超低功耗模数转换器的设计与仿真 被引量：1

16

作者 胡云峰 易子川 +1 位作者 李琛 周国富 《华南师范大学学报（自然科学版）》 CAS 北大核心 2017年第4期5-10,共6页

为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态... 为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗.最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真.仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188μW,功耗优值(FOM)每步为1.9 fJ.设计的超低功耗SAR ADC适用于低功耗电子终端设备. 展开更多

关键词 模数转换器 逐次逼近寄存器 电容阵列DAC 超低功耗 组合电容

在线阅读 下载PDF 职称材料

面向CMOS图像传感器应用的列级模数转换器研究进展 被引量：1

17

作者 廖文丽 张植潮 +2 位作者 张九龄 蔡铭嫣 陈铖颖 《半导体技术》 CAS 北大核心 2023年第11期961-971,共11页

随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦... 随着有源像素工艺以及互补金属氧化物半导体(CMOS)集成电路技术迅速发展,CMOS图像传感器(CIS)朝着高分辨率、高动态范围、低功耗、小体积的方向不断发展,在数码相机、汽车驾驶、安防监控、医学等多个领域中逐渐取代原市场主流的电荷耦合器件(CCD)图像传感器。模数转换器(ADC)作为模拟信号和数字信号的转换端口,是CMOS图像传感器中的重要组成部分,其性能的优劣直接决定了CMOS图像传感器的成像质量。对应用于CMOS图像传感器的模数转换器进行了综述,分析了几种主流架构的优缺点,阐述了面临的挑战以及解决方案,最后对未来的发展前景进行了展望。 展开更多

关键词 CMOS图像传感器(CIS) 模数转换器(ADC) 单斜(SS)ADC 逐次逼近寄存器(sar)ADC 循环ADC Sigma-Delta ADC

在线阅读 下载PDF 职称材料