基于GND采样技术的逐次逼近型模数转换器设计 被引量：3

1

作者 叶茂 楚银英 赵毅强 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2023年第2期129-137,共9页

针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了... 针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了整体电路的面积开销.此外,电路还设计了两级预放大器来降低动态比较器的噪声和失调,采用动态元件匹配技术(DEM)来提高ADC的线性度.在0.18μm 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制,芯片内核面积约630μm×575μm,在1.8 V的电源电压下功耗为25.7μW.流片测试结果显示:SAR ADC在250 kHz的采样率下以11 bit输出时,信噪失真比SNDR为65.0 dB,有效位数ENOB为10.51 bit. 展开更多

关键词 逐次逼近型模数转换器 GND采样 动态元件匹配

在线阅读 下载PDF 职称材料

逐次逼近型模数转换器的仿真模型 被引量：1

2

作者 王凤 黄泽琴 申忠如 《现代电子技术》 2007年第14期43-45,共3页

首先分析了构建ADC模型的2个关键环节:如何用数字量函数替代实际的模拟量输入,以及如何构建仿真模型内核。利用线性插值算法实现了环节一,并以逐次逼近型ADC为例,构建了模型的仿真内核。为了更加清晰地表述这种ADC模型的作用,以"... 首先分析了构建ADC模型的2个关键环节:如何用数字量函数替代实际的模拟量输入,以及如何构建仿真模型内核。利用线性插值算法实现了环节一,并以逐次逼近型ADC为例,构建了模型的仿真内核。为了更加清晰地表述这种ADC模型的作用,以"有采样保持器"和"无采样保持器"为例,通过实际的ADC模型算例分析了无采样保持器对ADC转换结果的影响,客观表现出这种模型的开放性和广泛适用性。 展开更多

关键词 模/数转换 ADC模型 逐次逼近型模/数转换器 数字量函数

在线阅读 下载PDF 职称材料

10bit 100MS/s混合型模数转换器 被引量：2

3

作者 张章 余文成 解光军 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第3期80-85,116,共7页

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出... 为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中. 展开更多

关键词 全并行模数转换器 逐次逼近型模数转换器 开关切换策略 高位电容跳过与复用

在线阅读 下载PDF 职称材料

12 bit 100 MS/s Flash-SAR混合型模数转换器的设计与实现 被引量：1

4

作者 张章 吴宵 解光军 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2020年第2期216-223,共8页

文章设计了一款Flash-SAR混合型模数转换器(analog-to-digital converter,ADC),结合了快闪型(flash)ADC与逐次逼近型(successive approximation register,SAR)ADC的优点,具有高速、高精度和低功耗的特点;提出了一种带冗余位数字校准算法... 文章设计了一款Flash-SAR混合型模数转换器(analog-to-digital converter,ADC),结合了快闪型(flash)ADC与逐次逼近型(successive approximation register,SAR)ADC的优点,具有高速、高精度和低功耗的特点;提出了一种带冗余位数字校准算法,该算法在SAR ADC中添加1 bit冗余位,当第1级Flash ADC带来的误差小于一定的失调电压限度,第2级SAR ADC中的数字校正电路能够将误差校准回来,最终得到正确的数字输出。该ADC采用"3+10"的2级流水线结构,在SMIC 0.18μm互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)混合信号工艺下进行仿真,当电源电压为1.8 V,采样频率为100 MHz,输入信号接近Nyquist频率时,通过数字校准,ADC有效位(effective number of bits,ENOB)为10.990,信噪比为67.973 dB,无杂散波动态范围为95.381 dB,仿真结果证明了该算法能够有效提升ADC系统性能。 展开更多

关键词 快闪型模数转换器 逐次逼近型模数转换器 冗余位数字校准

在线阅读 下载PDF 职称材料

用于触摸屏控制电路的低功耗模数转换器设计 被引量：1

5

作者 胡云峰 邓春健 李斌 《液晶与显示》 CAS CSCD 北大核心 2017年第8期622-627,共6页

为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC)。对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计。首先,基于两级并串耦合电容设计电容阵列DAC结构,并设... 为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC)。对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计。首先,基于两级并串耦合电容设计电容阵列DAC结构,并设计配套的参考电平转换方案。接着,设计两级全动态比较器,并分析比较器的工作原理。然后,基于动态逻辑设计低功耗低误码逐次逼近寄存器。最后,基于180nm CMOS工艺,在1V电源电压,200kHz采样频率和96.243kHz输入频率条件下对SAR ADC进行了仿真。仿真结果表明:积分非线性误差(INL)和微分非线性误差(DNL)分别为0.222/-0.203LSB和0.231/-0.184LSB,无杂散动态范围(SFDR)为76.56dB,信噪失真比(SNDR)为61.50dB,有效位(ENOB)为9.92位,功耗为0.464μW,品质因素(FOM)值为2.4fJ/Conv.-step。本文设计的低功耗SAR ADC满足触摸屏控制电路应用要求。 展开更多

关键词 触摸屏 低功耗 逐次逼近型模数转换器

在线阅读 下载PDF 职称材料

一种基于两步式SAR ADC架构的智能温度传感器

6

作者 曹亦栋 陈雷 +3 位作者 初飞 李建成 张健 李全利 《半导体技术》 北大核心 2025年第6期603-611,共9页

针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计... 针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计了温度监测模块进行量化比较。电路采用了两步式SAR ADC进行10 bit数字温度码的转换输出,两步式SAR ADC通过调节电阻阵列实现粗量化,调节比较器输入管阵列进行细量化。电路基于28 nm CMOS工艺设计,模块面积为0.049 mm^(2)。仿真结果表明,27℃、1.8 V电源电压下温度传感器的最大动态功耗为379μW,在10 MHz参考时钟下的输出响应时间为37.1μs。测试结果表明,芯片温度为62.8~124.5℃时温度传感器温度测量的误差为±1.5℃。 展开更多

关键词 高速接口芯片 温度传感器 横向pnp管 温度监测模块 两步式逐次逼近型模数转换器(SAR ADC)

在线阅读 下载PDF 职称材料

用于多气象传感器的模拟前端集成电路设计

7

作者 华文浩 张加宏 +2 位作者 蒋相龙 张波 卢光林 《电子测量技术》 北大核心 2024年第17期16-22,共7页

设计了一款适用于多气象传感器的模拟前端集成电路,主要包含LDO、可编程增益放大器、SAR ADC以及湿度测量电路。可编程增益放大器采用全差分轨对轨运放作为主体结构来抑制噪声,同时采用连续时间Auto-Zero校准技术来降低其输入失调电压... 设计了一款适用于多气象传感器的模拟前端集成电路,主要包含LDO、可编程增益放大器、SAR ADC以及湿度测量电路。可编程增益放大器采用全差分轨对轨运放作为主体结构来抑制噪声,同时采用连续时间Auto-Zero校准技术来降低其输入失调电压。对于14位SAR ADC,为降低DAC电容阵列的平均功耗和面积,设计了基于V_(CM)-based开关切换策略的分段式差分DAC电容阵列。最后基于湿度传感器电容值与矩形波频率之间关系的原理,设计了湿度测量电路,湿度测量电路频率误差为0.03%。该模拟前端电路基于华虹0.18μm CMOS工艺,并通过Cadence Spectre软件进行电路设计、版图绘制以及仿真验证。后仿真结果表明,电路整体可以实现从输入模拟信号的放大,到最终输出数字码的功能,其有效数(ENOB)为11.40 bit,SINAD为70.37 dB,SNR为71.05 dB,SFDR为83.85 dBc,THD为-78.55 dB。 展开更多

关键词 模拟前端 线性稳压器 可编程增益放大器 逐次逼近型模数转换器 湿度测量电路

在线阅读 下载PDF 职称材料

一种基于开关逻辑结构的低功耗SAR ADC的设计 被引量：3

8

作者 赵毅强 耿俊峰 +1 位作者 郑淑凤 高静 《天津大学学报》 EI CAS CSCD 北大核心 2010年第10期879-883,共5页

设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转... 设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW. 展开更多

关键词 低功耗 逐次逼近型模数转换器 开关逻辑

在线阅读 下载PDF 职称材料

一种基于分段电容的低功耗SARADC设计 被引量：1

9

作者 安胜彪 张琳 +2 位作者 王保柱 王书海 杨瑞霞 《天津大学学报（自然科学与工程技术版）》 EI CSCD 北大核心 2017年第8期850-855,共6页

针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比... 针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比较器电路的失调.在0.18,mm CMOS工艺下完成了一款10-bit 10-Msample/s的电路原型设计及相应的版图设计和验证工作,带有PAD的芯片整体面积为1,2mm.芯片后仿真结果表明:该转换器在校正情况下,4.89,MHz输入信号频率下信号噪声谐波比(SFDR)为61.43,dB,比不校正提高了54%,;有效位数达到9.90,bit,比不校正提高了3.7,bit;在1.8,V电源电压下功耗仅为255.61,mW. 展开更多

关键词 逐次逼近型模数转换器 低功耗 失配校正 失调校正

在线阅读 下载PDF 职称材料

CMOS有源像素传感器列级低功耗自清零ADC的设计

10

作者 李琰 姜来 +1 位作者 李蓁 纪震 《数据采集与处理》 CSCD 北大核心 2009年第3期357-361,共5页

设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器。在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声。前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 M... 设计了一个可以集成在CMOS有源像素传感器列信号处理电路中的5位逐次逼近型模数转换器。在系统的内部实现了相关双次采样电路,有效地抑制了固定噪声。前端采样器与ADC并行工作,避免了并行延时,显著地提高了信号转换速度,采样率达到了4 MS/s。连续采集数据时可以根据输入信号的大小自动决定工作与否,大大地降低了系统功耗。工作时模拟部分的功耗小于300μW。采用0.35μm CMOS工艺设计,系统的整体大小仅为25μm×1mm。 展开更多

关键词 CMOS有源像素传感器 逐次逼近型模数转换器 相关双次采样 低功耗

在线阅读 下载PDF 职称材料

一种用于SAR ADC的高能效高面效DAC（英文）

11

作者 胡云峰 易子川 何志红 《湖南师范大学自然科学学报》 CAS 北大核心 2017年第3期58-63,共6页

数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)能耗的重要来源之一.为了降低DAC能耗,提出一种高能效高面效DAC结构,该结构包含四个子DAC.在DAC转换过程中,通过采用附加步技术,使同边的两个子DAC结合产生所需要的DAC输出电压.而且,子... 数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)能耗的重要来源之一.为了降低DAC能耗,提出一种高能效高面效DAC结构,该结构包含四个子DAC.在DAC转换过程中,通过采用附加步技术,使同边的两个子DAC结合产生所需要的DAC输出电压.而且,子DAC结合可使所需的单位电容数量减少,能耗降低.仿真结果表明,相比于传统的DAC结构,文中提出的DAC结构可降低99.89%的能耗,节省96.875%的单位电容数量. 展开更多

关键词 高能效 高面效 逐次逼近型模数转换器 子DAC结合 附加步

在线阅读 下载PDF 职称材料

高精度SARADC非理想因素分析及校准方法 被引量：5

12

作者 曹超 马瑞 +2 位作者 朱樟明 梁宇华 叶谦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期61-65,87,共6页

对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论... 对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论分析,并通过一种全数字的后台校准技术来减小电容失配和寄生电容的影响.仿真结果表明,校准后的有效位数在15位以上的概率超过90%. 展开更多

关键词 高精度模数转换器 逐次逼近型模数转换器 电容失配 数字校准 高层次建模

在线阅读 下载PDF 职称材料

SAR ADC中一种比较器失调和噪声容忍的模型 被引量：1

13

作者 高俊枫 李梁 +2 位作者 李广军 李强 郭志勇 《电子科技大学学报》 EI CAS CSCD 北大核心 2014年第5期669-673,共5页

提出了一种针对逐次逼近型(SAR)模数转换器(ADC)中比较器失调和噪声容忍的低功耗模型。该模型在前n-m-1个比较周期引入一个快速低功耗的"差"比较器,从而减少高性能大功耗的"好"比较器的工作周期,并且通过第m+2周期... 提出了一种针对逐次逼近型(SAR)模数转换器(ADC)中比较器失调和噪声容忍的低功耗模型。该模型在前n-m-1个比较周期引入一个快速低功耗的"差"比较器,从而减少高性能大功耗的"好"比较器的工作周期,并且通过第m+2周期的冗余电容和正常比较器的输出修正低功耗比较器的误差,从而实现单个"好"比较器工作时的性能。模型的容忍能力达到±2m LSB(最小权重位)。基于该模型,在0.13μm CMOS(互补金属氧化物半导体)工艺下设计并仿真了一个10位100 MS/s SAR ADC。版图提取参数后仿真得到SAR ADC在1.2 V电源下能够达到9.27位有效位数(ENOB),以及2.01 mW的功耗和33 fJ/conv的品质因数(FoM)。 展开更多

关键词 低功耗电子 噪声容忍 失调容忍 逐次逼近型模数转换器

在线阅读 下载PDF 职称材料

寄生电容自适应抑制的飞法级电容传感器读出电路 被引量：2

14

作者 李致铭 兰哲冲 +2 位作者 金楷越 张杰 张鸿 《西安交通大学学报》 EI CAS CSCD 北大核心 2021年第5期154-161,共8页

针对芯片制造和应用环境引入的大寄生电容严重降低飞法级电容传感器读出电路输出动态范围的问题,提出了一种带有自动增益控制的电容传感器全差分读出电路。该电路采用基于开关电容电路实现电容电压转换,利用带3位自动增益控制的全差分... 针对芯片制造和应用环境引入的大寄生电容严重降低飞法级电容传感器读出电路输出动态范围的问题,提出了一种带有自动增益控制的电容传感器全差分读出电路。该电路采用基于开关电容电路实现电容电压转换,利用带3位自动增益控制的全差分放大器放大传感器信号并自适应地抑制大寄生电容产生的电压;放大器输出的差分电压信号由一个12位逐次逼近型模数转换器转换为数字量并输出。该电路采用0.18μm CMOS工艺设计实现,电源电压为3.3 V。仿真结果表明,该电路的电容检测范围大于1 pF,检测精度小于1 fF,能容忍的寄生电容范围为2~10 pF,单次测量时间为1.2 ms。该电路的功耗为1.8 mW,版图面积为1.2 mm×0.89 mm,可应用在电容型触摸屏和微型加速度计等设备中以提高电容测量的精度。 展开更多

关键词 电容传感器 寄生电容 读出电路 自动增益控制 逐次逼近型模数转换器 电容电压转换

在线阅读 下载PDF 职称材料

一种具有噪声整形功能的2bit/cycle SAR ADC的设计 被引量：2

15

作者 陈志铭 高一格 +1 位作者 张蕾 王兴华 《北京理工大学学报》 EI CAS CSCD 北大核心 2022年第5期536-542,共7页

基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器(SAR ADC).采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步... 基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器(SAR ADC).采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度.应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比(SNDR).在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit. 展开更多

关键词 2 bit/cycle 逐次逼近型模数转换器 噪声整形

在线阅读 下载PDF 职称材料

应用于生物电信号检测的低功耗SAR ADC电路设计 被引量：2

16

作者 陈磊 李天望 《传感器与微系统》 CSCD 2020年第11期64-66,70,共4页

为提高生物电信号检测系统的续航能力,设计了一种低功耗逐次逼近型模数转换器(SAR ADC)。为了降低SAR ADC的功耗,提出一种新型的数模转换器(DAC)开关切换策略。除了降低DAC部分的功耗外,还实现了DAC输出共模稳定,使得采用最简单的动态... 为提高生物电信号检测系统的续航能力,设计了一种低功耗逐次逼近型模数转换器(SAR ADC)。为了降低SAR ADC的功耗,提出一种新型的数模转换器(DAC)开关切换策略。除了降低DAC部分的功耗外,还实现了DAC输出共模稳定,使得采用最简单的动态锁存比较器就可满足要求。SAR ADC在UMC 80 nm CMOS工艺下进行设计和仿真,仿真结果表明:在1 V电源电压和200 k Hz的采样频率下,功耗为525 n W,有效位为9. 96,品质因数FOM值为2. 6 f J/Conv。 展开更多

关键词 生物电信号检测 逐次逼近型模数转换器 低功耗开关切换方式 共模稳定 动态锁存比较器

在线阅读 下载PDF 职称材料

Simulink环境下的SAR ADC行为建模与仿真分析 被引量：4

17

作者 韩笑 孙玲 吴秀山 《现代电子技术》 北大核心 2017年第6期136-139,共4页

逐次逼近型模/数转换器由于电路复杂度较低,且功耗和速度等性能可以随着集成电路工艺的进步而不断提升,在高速、高精度ADC设计中被广泛应用。借助Matlab软件环境下的Simulink工具,该文以14位SAR ADC为例给出了电路的行为级建模方法,分析... 逐次逼近型模/数转换器由于电路复杂度较低,且功耗和速度等性能可以随着集成电路工艺的进步而不断提升,在高速、高精度ADC设计中被广泛应用。借助Matlab软件环境下的Simulink工具,该文以14位SAR ADC为例给出了电路的行为级建模方法,分析了SAR ADC采样频率、输入信号频率以及内部时钟之间的关系,充分讨论了Simulink下各模块的具体实现并给出了仿真结果。该分析为SAR ADC的晶体管极电路设计与实现提供了重要参考依据。 展开更多

关键词 模/数转换器 逐次逼近型结构 行为级建模 SIMULINK

在线阅读 下载PDF 职称材料