检索结果-维普期刊中文期刊服务平台

基于改进型选择进位加法器的32位浮点乘法器设计被引量：4: 1; 作者刘容赵洪深李晓今《现代电子技术》 2013年第16期133-136,共4页; 在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出... 展开更多; 关键词修正Booth算法 Wallace树结构选择进位加法器浮点乘法器; 在线阅读下载PDF 职称材料

条件推测性十进制加法器的优化设计: 2; 作者崔晓平王书敏 +1 位作者刘伟强董文雯《电子与信息学报》 EI CSCD 北大核心 2016年第10期2689-2694,共6页; 随着商业计算和金融分析等高精度计算应用领域的高速发展,提供硬件支持十进制算术运算变得越来越重要,新的IEEE 754-2008浮点运算标准也添加了十进制算术运算规范。该文采用目前最佳的条件推测性算法设计十进制加法电路,给出了基于并行... 展开更多; 关键词十进制加法条件推测十进制加法并行前缀进位选择加法器; 在线阅读下载PDF 职称材料

数字信号处理器中高性能可重构加法器设计被引量：1: 3; 作者马鸿李振伟彭思龙《计算机工程》 CAS CSCD 北大核心 2009年第12期1-4,共4页; 设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法... 展开更多; 关键词条件进位选择加法器条件“和”选择加法器可重构加法器; 在线阅读下载PDF 职称材料

二进制有符号码与补码的快速转换电路研究: 4; 作者罗丰吴顺君《西安交通大学学报》 EI CAS CSCD 北大核心 2002年第6期620-622,626,共4页; 通过对二进制有符号码的基码进行编码 ,推导出二进制有符号码转换成二进制补码的过程实质上就是完成一次快速二进制补码的加法运算 .提出了一种超前进位选择 (CLSA)的混合加法器并行结构 ,能够快速地将二进制有符号码转换成二进制补码 ... 展开更多; 关键词二进制有符号码二进制补码超前进位选择加法器; 在线阅读下载PDF 职称材料

QCA技术在递归盒式滤波器中的应用: 5; 作者周先春王博文崔程程《电子测量与仪器学报》 CSCD 北大核心 2023年第5期198-206,共9页; 量子点元胞自动机(quantum dot-cellular automata,QCA)因其延迟时间短、功耗低以及占用面积小等优点被当作代替CMOS的新型技术之一。针对CMOS器件尺寸日益减小导致的高功耗和电容寄生及串扰问题,本文首次利用QCA技术构建了一种递归盒... 展开更多; 关键词量子点元胞自动机递归盒式滤波器行波进位加法器进位选择加法器; 在线阅读下载PDF 职称材料

基于FPGA的高速FIR数字滤波器的设计被引量：5: 6; 作者王心焕《现代电子技术》 2007年第15期184-187,共4页; 采用了分布式算法、Booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了... 展开更多; 关键词分布式算法 BOOTH算法 WALLACE树超前进位加法器进位选择加法器流水线技术 ISE; 在线阅读下载PDF 职称材料

题名基于改进型选择进位加法器的32位浮点乘法器设计被引量：4: 1; 作者刘容赵洪深李晓今; 机构中国科学院光电技术研究所中国科学院; 出处《现代电子技术》 2013年第16期133-136,共4页; 文摘在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出。提出的结构可以提前计算出尾数第16位的结果,它与Wallace树输出的相关位比较就可得出来自前一位的进位情况进而快速得到进位选择。在Altera的EP2C70F896C6器件上,基于该结构实现了一个支持IEEE754浮点标准的4级流水线浮点乘法器,时序仿真表明,该方法将传统浮点乘法器结构关键路径延时由6.4 ns减小到5.9 ns。; 关键词修正Booth算法 Wallace树结构选择进位加法器浮点乘法器; Keywords modified Booth encoding Wallace tree structure carry-select adder float-point multiplier; 分类号 TN702-34 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名条件推测性十进制加法器的优化设计: 2; 作者崔晓平王书敏刘伟强董文雯; 机构南京航空航天大学电子信息工程学院; 出处《电子与信息学报》 EI CSCD 北大核心 2016年第10期2689-2694,共6页; 文摘随着商业计算和金融分析等高精度计算应用领域的高速发展,提供硬件支持十进制算术运算变得越来越重要,新的IEEE 754-2008浮点运算标准也添加了十进制算术运算规范。该文采用目前最佳的条件推测性算法设计十进制加法电路,给出了基于并行前缀/进位选择结构的条件推测性十进制加法器的设计过程,并通过并行前缀单元对十进制进位选择加法器进行优化设计。采用Verilog HDL对32 bit,64 bit和128 bit十进制加法器进行描述并在Model Sim平台上进行了仿真验证,在Nangate Open Cell 45nm标准工艺库下,通过Synopsys公司综合工具Design Compiler进行了综合。与现有的条件推测性十进制加法器相比较,综合结果显示该文所提出的十进制加法器可以提升12.3%的速度性能。; 关键词十进制加法条件推测十进制加法并行前缀进位选择加法器; Keywords Decimal addition Conditional speculative decimal addition Parallel prefix Carry select adder; 分类号 TN431.2 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名数字信号处理器中高性能可重构加法器设计被引量：1: 3; 作者马鸿李振伟彭思龙; 机构中国科学院自动化研究所国家专用集成电路设计工程研究中心; 出处《计算机工程》 CAS CSCD 北大核心 2009年第12期1-4,共4页; 基金国家科技支撑计划基金资助重点项目(2006BAK07B04) 中科院青年科技创新基金资助项目(DG07J01); 文摘设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%。; 关键词条件进位选择加法器条件“和”选择加法器可重构加法器; Keywords Conditional Carry Select adder（CCS） Conditional Sum Select adder（CSS） re-configurable adder; 分类号 TN911.72 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名二进制有符号码与补码的快速转换电路研究: 4; 作者罗丰吴顺君; 机构西安电子科技大学雷达信号处理国家重点实验室; 出处《西安交通大学学报》 EI CAS CSCD 北大核心 2002年第6期620-622,626,共4页; 基金国家部委预研基金资助项目; 文摘通过对二进制有符号码的基码进行编码 ,推导出二进制有符号码转换成二进制补码的过程实质上就是完成一次快速二进制补码的加法运算 .提出了一种超前进位选择 (CLSA)的混合加法器并行结构 ,能够快速地将二进制有符号码转换成二进制补码 .该方法将运算延迟时间从串行转换的O(n)降低到O(lbn) 。; 关键词二进制有符号码二进制补码超前进位选择加法器; Keywords Adders Logic circuits Performance Research Signal processing; 分类号 TP342.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名QCA技术在递归盒式滤波器中的应用: 5; 作者周先春王博文崔程程; 机构南京信息工程大学人工智能学院(未来技术学院) 南京信息工程大学电子与信息工程学院; 出处《电子测量与仪器学报》 CSCD 北大核心 2023年第5期198-206,共9页; 基金国家自然科学基金(11202106,61302188) 国家级大学生创新创业训练计划项目(202310300326) +1 种基金江苏省高校品牌专业建设工程项目资助。; 文摘量子点元胞自动机(quantum dot-cellular automata,QCA)因其延迟时间短、功耗低以及占用面积小等优点被当作代替CMOS的新型技术之一。针对CMOS器件尺寸日益减小导致的高功耗和电容寄生及串扰问题,本文首次利用QCA技术构建了一种递归盒式滤波器。其中,提出了一种全新的QCA全加器,较已提出的QCA全加器减少了55%的电路面积;少使用了56.7%的元胞数;量子成本也降低了10%以上。并以此为基础设计了一种高效的行波进位加法器(ripple carry adder,RCA)以及一种高效的进位选择加法器(carry select adder,CSA)来构成盒式滤波器的加法单元。以此构建的盒式滤波器较一般QCA盒式滤波器节省了32.6%的硬件资源;减少20%的电路运行时间;减少了48.7%的功耗。并使用QCA Designer仿真,结果表明,本设计完全可以代替实现传统的盒式滤波器功能,并在效率、功耗、电路面积、资源占用方面均有显著降低。; 关键词量子点元胞自动机递归盒式滤波器行波进位加法器进位选择加法器; Keywords QCA recursive box filter-based RCA CSA; 分类号 TN389 [电子电信—物理电子学] TP211.5 [自动化与计算机技术—检测技术与自动化装置]; 在线阅读下载PDF 职称材料

题名基于FPGA的高速FIR数字滤波器的设计被引量：5: 6; 作者王心焕; 机构浙江大学信息工程学院; 出处《现代电子技术》 2007年第15期184-187,共4页; 文摘采用了分布式算法、Booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了功能仿真、时序仿真和综合,并给出了综合的电路框图、资源使用情况以及最高工作频率。通过运用多种优秀的快速算法及流水线技术,可以打破FPGA中缺乏实现乘累加运算有效结构的缺点,实现高速FIR数字滤波器的设计,使FPGA在数字信号处理方面有长足发展。; 关键词分布式算法 BOOTH算法 WALLACE树超前进位加法器进位选择加法器流水线技术 ISE; Keywords distributed algorithm Booth algorithm Wallace tree carry - look - ahead adder carry - select adder pipeline technology, ISE; 分类号 TN713 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于改进型选择进位加法器的32位浮点乘法器设计	刘容赵洪深李晓今	《现代电子技术》	2013	4	在线阅读下载PDF 职称材料
2	条件推测性十进制加法器的优化设计	崔晓平王书敏刘伟强董文雯	《电子与信息学报》 EI CSCD 北大核心	2016	0	在线阅读下载PDF 职称材料
3	数字信号处理器中高性能可重构加法器设计	马鸿李振伟彭思龙	《计算机工程》 CAS CSCD 北大核心	2009	1	在线阅读下载PDF 职称材料
4	二进制有符号码与补码的快速转换电路研究	罗丰吴顺君	《西安交通大学学报》 EI CAS CSCD 北大核心	2002	0	在线阅读下载PDF 职称材料
5	QCA技术在递归盒式滤波器中的应用	周先春王博文崔程程	《电子测量与仪器学报》 CSCD 北大核心	2023	0	在线阅读下载PDF 职称材料
6	基于FPGA的高速FIR数字滤波器的设计	王心焕	《现代电子技术》	2007	5	在线阅读下载PDF 职称材料