期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
线性网络编码运算代价的估算与分析 被引量:13
1
作者 蒲保兴 王伟平 《通信学报》 EI CSCD 北大核心 2011年第5期47-55,共9页
对伽罗华域代数运算的时间复杂度进行了精确分析,在此基础上,对线性网络编码的工作机理进行了剖析,针对单源多播连接,以运算延迟衡量运算代价,在确定网络编码数据传输方式与随机网络编码数据传输方式下,分别建立了估算运算代价的数学模... 对伽罗华域代数运算的时间复杂度进行了精确分析,在此基础上,对线性网络编码的工作机理进行了剖析,针对单源多播连接,以运算延迟衡量运算代价,在确定网络编码数据传输方式与随机网络编码数据传输方式下,分别建立了估算运算代价的数学模型,揭示了运算代价与环境参数(多播率、有限域的阶以及数据块长度)之间的关系,并对影响运算代价的关键因素进行了理论分析。分析结果表明,合理地选择环境参数可以减少运算代价。数值计算与仿真测试结果表明了提出模型的正确性,并验证了理论分析的结论。 展开更多
关键词 单源多播 线性网络编码 运算代价 伽罗华域 平均运算延迟
在线阅读 下载PDF
浮点乘加部件延迟对浮点性能影响的研究
2
作者 何军 田增 +1 位作者 郭勇 陈诚 《计算机工程》 CAS CSCD 2013年第7期311-313,317,共4页
浮点融合乘加部件会增加独立浮点加减法、乘法等运算延迟。为克服该缺陷,研究将乘加部件独立乘法、加减法等运算延迟由6拍减为4拍时对浮点性能的影响。以某支持乘加运算的国产处理器为基础,修改相关的RTL级设计代码,利用硬件仿真加速器... 浮点融合乘加部件会增加独立浮点加减法、乘法等运算延迟。为克服该缺陷,研究将乘加部件独立乘法、加减法等运算延迟由6拍减为4拍时对浮点性能的影响。以某支持乘加运算的国产处理器为基础,修改相关的RTL级设计代码,利用硬件仿真加速器平台,对SPEC CPU2000浮点测试课题进行评估。实验结果表明,该延迟优化有利于提高浮点性能,最大提高5.25%,平均提高1.61%。 展开更多
关键词 浮点加法 浮点乘法 融合乘加 硬件仿真 浮点性能 运算延迟
在线阅读 下载PDF
基于分级网络编码的一种数据传输方法 被引量:1
3
作者 蒲保兴 杨盛 《计算机应用》 CSCD 北大核心 2013年第4期950-952,987,共4页
为了降低中间节点在编码计算时需要的有限域的阶,提出了分级网络编码数据传输方法。针对主干网-子网结构的单源组播网络,在连接子网的节点处进行解码,并以该节点为源点,把解码得出的信息采用网络编码数据传输方式组播至子网。理论分析... 为了降低中间节点在编码计算时需要的有限域的阶,提出了分级网络编码数据传输方法。针对主干网-子网结构的单源组播网络,在连接子网的节点处进行解码,并以该节点为源点,把解码得出的信息采用网络编码数据传输方式组播至子网。理论分析与仿真测试结果表明:与单级网络编码方法相比,该方法可以降低有限域的阶,进而减少网络编码的运算延迟,并能充分地利用网络的带宽。 展开更多
关键词 网络编码组播 有限域 运算延迟 分级网络编码
在线阅读 下载PDF
分离通路浮点乘加器设计与实现 被引量:1
4
作者 何军 黄永勤 朱英 《计算机科学》 CSCD 北大核心 2013年第8期28-33,共6页
针对传统浮点融合乘加器会增加独立浮点加减法、乘法等运算延迟的缺点,首先设计并实现了一种分离通路浮点乘加器SPFMA,通过分离乘法和加法通路,在保持融合乘加运算延迟6拍延迟不变的情况下,将独立乘法和加法等运算延迟由6拍减为4拍,克... 针对传统浮点融合乘加器会增加独立浮点加减法、乘法等运算延迟的缺点,首先设计并实现了一种分离通路浮点乘加器SPFMA,通过分离乘法和加法通路,在保持融合乘加运算延迟6拍延迟不变的情况下,将独立乘法和加法等运算延迟由6拍减为4拍,克服了传统融合乘加器的缺点。然后经专用工艺单元库逻辑综合评估,SPFMA可工作在1.2GHz以上,面积60779.44um2。最后在硬件仿真加速器平台上运行SPEC CPU2000浮点测试课题对其进行性能评估,结果表明所有浮点课题性能均有所提高,最大提高5.25%,平均提高1.61%,证明SPFMA可进一步提高浮点性能。 展开更多
关键词 浮点加法 浮点乘法 融合乘加 分离通路 浮点性能 运算延迟
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部