面向移动图形顶点处理器的高性能低功耗定点特殊函数运算单元设计 被引量：8

1

作者 焦继业 穆荣 +1 位作者 郝跃 刘有耀 《电子与信息学报》 EI CSCD 北大核心 2011年第11期2764-2770,共7页

该文提出了一种应用于移动顶点处理器的高性能低功耗定点特殊函数运算单元电路。该运算单元支持嵌入式图形标准OpenGL ES 1.X的定点数据格式,并支持小数点后16位精度的倒数、均方根、倒数均方根、对数和指数等初等函数运算。初等函数采... 该文提出了一种应用于移动顶点处理器的高性能低功耗定点特殊函数运算单元电路。该运算单元支持嵌入式图形标准OpenGL ES 1.X的定点数据格式,并支持小数点后16位精度的倒数、均方根、倒数均方根、对数和指数等初等函数运算。初等函数采用分段二次多项式插值方法近似计算,系数处理中引入2运算电路,相对于传统的设计在相同的精度下使整体的二次多项式查找表大小减少了29%。优化二次多项式插值算法的计算误差和截断误差,使电路的查找表大小、平方器、乘法器和加法器的面积、速度达到最优。该电路采用0.18μm的CMOS工艺实现,面积为0.112 mm2,芯片时钟频率达到300 MHz,功耗仅为12.8 mW。测试结果表明该定点特殊函数运算单元非常适合移动图形顶点处理器的初等函数计算应用。 展开更多

关键词 图形顶点处理器 计算机算法 初等函数 多项式近似 定点计算 特殊函数运算单元

在线阅读 下载PDF 职称材料

FPGA运算单元单粒子错误的Berger/余数联合结果校验法 被引量：2

2

作者 邢克飞 杨俊 王跃科 《宇航学报》 EI CAS CSCD 北大核心 2011年第9期2045-2050,共6页

针对空间环境中FPGA局部功能运行的重要运算模块受到单粒子效应的威胁,提出了Berger/余数联合结果校验法的加固设计方法。通过分析指出,由于Berger结果校验所需的进位链在FPGA中不易获取,加法、减法、乘法运算的正确性利用余数校验法检... 针对空间环境中FPGA局部功能运行的重要运算模块受到单粒子效应的威胁,提出了Berger/余数联合结果校验法的加固设计方法。通过分析指出,由于Berger结果校验所需的进位链在FPGA中不易获取,加法、减法、乘法运算的正确性利用余数校验法检测,其它运算结构利用Berger结果校验法检测。给出了联合结果校验法的思路和逻辑实现方法,并分析了该方法对FPGA资源和速度性能的影响。单粒子故障仿真注入实验结果表明:对于VirtexII系列FPGA运算单元的单粒子效应故障,Berger/余数联合结果校验法的单粒子效应故障检测概率达到99.8%,引入的资源增加为10～40个SLICES,运算速度降至50～100MHz。 展开更多

关键词 FPGA运算单元 Berger结果校验 余数结果校验 单粒子效应

在线阅读 下载PDF 职称材料

线型数据通道高层综合的运算单元优化分配算法

3

作者 欧钢 雍少为 王飞雪 《国防科技大学学报》 EI CAS CSCD 北大核心 2003年第1期56-60,共5页

运算单元分配是高层综合的关键算法之一。采用了一种面向数字信号处理应用、规则的线型数据通道模型,其中心思想是全局互联的最小化。以最小着色算法构造的一个初始分配为起点,采用随机进化算法对其进行迭代改善,以减小数据寄存器数和... 运算单元分配是高层综合的关键算法之一。采用了一种面向数字信号处理应用、规则的线型数据通道模型,其中心思想是全局互联的最小化。以最小着色算法构造的一个初始分配为起点,采用随机进化算法对其进行迭代改善,以减小数据寄存器数和运算单元之间的数据交换。最后还给出了典型实例的实验结果。 展开更多

关键词 高层综合 组合优化 运算单元优化分配算法 线型数据通道 数字信号处理

在线阅读 下载PDF 职称材料

一种精简结构的浮点蝶形运算单元设计

4

作者 于龙洋 段文伟 李署坚 《电讯技术》 北大核心 2011年第9期73-77,共5页

论述了一种结构精简且高效的浮点数蝶形运算单元设计,单元内部模块的使用效率接近100%。采用串行全流水线结构设计,与并行结构相比节省了75%的硬件资源消耗。利用按时间抽取(DIT)的快速傅里叶变换(FFT)算法,通过VHDL编程实现了以该蝶形... 论述了一种结构精简且高效的浮点数蝶形运算单元设计,单元内部模块的使用效率接近100%。采用串行全流水线结构设计,与并行结构相比节省了75%的硬件资源消耗。利用按时间抽取(DIT)的快速傅里叶变换(FFT)算法,通过VHDL编程实现了以该蝶形单元为基础的1 024点浮点FFT处理器。QUARTUS II中的仿真结果证明了设计的正确性。该设计已成功应用于一种音频信号分析仪的信号处理部分。 展开更多

关键词 信号处理 蝶形运算单元 浮点数 快速傅里叶变换 流水线 按时间抽取

在线阅读 下载PDF 职称材料

基于与异或非图的混合粒度可重构密码运算单元设计

5

作者 戴紫彬 张宗仁 +2 位作者 刘燕江 周朝旭 蒋丹萍 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3370-3379,共10页

粗粒度可重构密码逻辑阵列(CGRCA)难以兼容细粒度序列密码算法,且在编码环节功能单元容易出现竞争冲突,进而导致阵列的资源利用率低和延迟大等问题。为此,利用与-异或-非图(AXIG)双逻辑表达的优势,该文提出一种混合粒度的可重构的多功... 粗粒度可重构密码逻辑阵列(CGRCA)难以兼容细粒度序列密码算法,且在编码环节功能单元容易出现竞争冲突,进而导致阵列的资源利用率低和延迟大等问题。为此,利用与-异或-非图(AXIG)双逻辑表达的优势,该文提出一种混合粒度的可重构的多功能密码运算单元,并在晶体管级进行了实现验证,可兼容现有序列密码算法中非线性布尔函数,在延迟和面积-延迟积(ADP)方面均有提升。设计了可重构与、异或、与非(RAXN)逻辑元件,可同时重构“And,Xor,Nand”等逻辑功能,并提出了RAXN的晶体管级实现方法和版图结构;提出了基于RAXN的功能扩展方法,实现了全加器功能、与/异或3输入逻辑功能以及乘法部分积生成功能,并作为基本功能单元(RAXN_U);结合动态配置和动态调度的思想,利用阵列中互联资源和RAXN_U,设计一种可同时实现32bit加法、8 bit乘法、CF(2^(8))有限域乘法,以及包括S盒在内的复杂非线性布尔函数的混合粒度多功能密码运算单元(RHMCA)。在CMOS 40 nm工艺进行后端定制化设计,实验结果表明,该文提出的多功能单元较传统的实现方法,延迟最好情况优化1.27 ns,面积-延迟积(ADP)值最大提升44.8%。 展开更多

关键词 密码运算单元 多功能可重构 混合粒度 与-异或-非图

在线阅读 下载PDF 职称材料

形式化验证在处理器浮点运算单元中的应用 被引量：6

6

作者 朱峰 鲁征浩 朱青 《电子技术应用》 北大核心 2017年第2期29-32,共4页

随着芯片复杂度的急剧增加,模拟仿真验证不能保证测试向量的完备性,尤其是一些边界情况。形式验证方法因其完整的状态空间遍历性和良好的完备性,被业界应用于设计规模不大的模块和子单元中。针对处理器浮点运算单元,采用Cadence公司Jasp... 随着芯片复杂度的急剧增加,模拟仿真验证不能保证测试向量的完备性,尤其是一些边界情况。形式验证方法因其完整的状态空间遍历性和良好的完备性,被业界应用于设计规模不大的模块和子单元中。针对处理器浮点运算单元,采用Cadence公司JasperGold工具对一些关键模块进行了形式化验证,对流水控制中的纠错码(Error Correcting Code,ECC)、软件结构寄存器(Software Architected Register,SAR)和计算单元中的公共模块分别采用了基于FPV(Formal Property Veri fication)的性质检验和基于SEC(Sequential Equivalence Checking)的等价性检验。结果表明,形式化验证在保证设计正确性的基础上极大地缩短了验证周期。 展开更多

关键词 浮点运算单元 形式化验证 JASPER GOLD FPV SEC

在线阅读 下载PDF 职称材料

低面积低功耗的机器学习运算单元设计 被引量：2

7

作者 周聖元 杜子东 +2 位作者 刘道福 支天 陈云霁 《高技术通讯》 EI CAS 北大核心 2019年第1期12-18,共7页

随着机器学习(ML)算法的日益流行,研究人员提出了很多专用于机器学习算法的加速器。然而,这些加速器会被其特定用途的狭窄范围所限制。另外,尽管芯片制造工艺有所提高,但是待处理问题规模的急剧增大依然加剧了这些机器学习加速器的低效... 随着机器学习(ML)算法的日益流行,研究人员提出了很多专用于机器学习算法的加速器。然而,这些加速器会被其特定用途的狭窄范围所限制。另外,尽管芯片制造工艺有所提高,但是待处理问题规模的急剧增大依然加剧了这些机器学习加速器的低效程度。针对这种现象,本文研究了4种流行的机器学习算法——k-近邻算法(k-NN),k-均值算法(k-Means),支持向量机(SVM)和逻辑回归(LR),并对这些算法中最为耗时的运算部分进行了深入分析,此外,还针对数据位宽对运算精度、硬件开销的影响进行了分析。根据以上分析,本文设计了一款可以支持多种机器学习算法的运算单元,该运算单元混合使用16位浮点数和32位浮点数的运算器,实现了低面积、低功耗的需求。实验结果表明,本文提出的运算单元可以在几乎不损失正确率的情况下,减少69. 80%的总面积开销以及68. 98%的总功耗开销。 展开更多

关键词 机器学习(ML) 运算单元 加速器 低面积 低功耗

在线阅读 下载PDF 职称材料

分布式运算单元的原理及其实现方法 被引量：10

8

作者 蒋亚坚 张庆雷 《电子技术应用》 北大核心 2000年第2期61-63,共3页

以Ｘｉｌｉｎｘ 公司的 ＸＣ ４０００系列 ＦＰＧＡ（现场可编程门阵列）为例，介绍了分布式运算单元ＤＡ（ Ｄｉｓｔｒｉｂｕｔｅｄ Ａｒｉｔｈｍｅｔｉｃ）在高速 ＤＳＰ设计中的原理及实现方法。

关键词 FPGA 逻辑电路 分布式 运算单元

在线阅读 下载PDF 职称材料

专用DSP中的特殊运算单元的设计及实现

9

作者 赵海燕 周晓方 闵昊 《微电子学与计算机》 CSCD 北大核心 2007年第11期189-192,共4页

介绍了一种称为GDSP的针对多协议处理的16位定点专用DSP,它具有一条指令完成取双操作数、运算及结果写回memory的特点,针对算法特点设计的三角函数运算单元CDC、二进制对数/指数运算的算法改进及VLSI实现的对数运算单元LOG和指数运算单... 介绍了一种称为GDSP的针对多协议处理的16位定点专用DSP,它具有一条指令完成取双操作数、运算及结果写回memory的特点,针对算法特点设计的三角函数运算单元CDC、二进制对数/指数运算的算法改进及VLSI实现的对数运算单元LOG和指数运算单元ANTILOG,能快速精确的完成三角函数和对数/指数的求解。该DSP系统在保证精度的同时,具有强大的运算能力。 展开更多

关键词 DSP 运算单元 线性近似 三角函数运算 二进制对数/指数运算

在线阅读 下载PDF 职称材料

基于COM Express的信号系统逻辑运算单元设计 被引量：1

10

作者 刘贞 《铁路通信信号工程技术》 2013年第S1期288-292,共5页

设计一种适用于铁路信号系统的逻辑运算单元,采用标准的COM Express模块作为主控CPU,利用82583芯片外扩多路以太网通信接口,系统内外通信均使用高速以太网,极大改善了运算单元的运算性能和数据吞吐能力。操作系统选用符合IEC61508 SIL3... 设计一种适用于铁路信号系统的逻辑运算单元,采用标准的COM Express模块作为主控CPU,利用82583芯片外扩多路以太网通信接口,系统内外通信均使用高速以太网,极大改善了运算单元的运算性能和数据吞吐能力。操作系统选用符合IEC61508 SIL3标准的Vxworks Cert平台,系统软件和应用软件采用分层式结构设计,便于各部分软件独立升级或功能持续改进。 展开更多

关键词 信号系统 逻辑运算单元 以太网

在线阅读 下载PDF 职称材料

一种基于ALU运算单元的译码分配电路设计

11

作者 王媛 孙立宏 胡孔阳 《中国集成电路》 2022年第1期60-64,共5页

本文介绍了一种基于ALU运算单元的译码器分配电路硬件设计,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证。该译码分配电路实现了对ALU指令行进行逻辑解析,译成各个控制字,控制ALU指令的执行。

关键词 ALU运算单元 译码 分配

在线阅读 下载PDF 职称材料

WCDMA基带发送单元的实现

12

作者 江玲 郭佳 《移动通信》 2006年第7期59-61,共3页

文章给出了WCDMA基带发送单元的处理方案,通过对该流程的硬件实现特征进行详细分析,提出了以DSP为主控制单元、FPGA为运算单元的硬件结构设计,可以实现基带发送单元处理的灵活控制和高速处理。

关键词 控制单元 WCDMA 发送 基带 硬件结构设计 实现特征 运算单元 FPGA 高速处理 DSP

在线阅读 下载PDF 职称材料

不同运算机制下FFT计算精度分析 被引量：3

13

作者 刘凤 龚晓峰 张军歌 《电子技术应用》 北大核心 2016年第12期23-26,共4页

主要研究定点、块浮点和浮点运算机制下,频域抽取基4算法的精度问题。首先分析了定点、块浮点、浮点等运算机制下,基4算法基本运算单元中数据不同表现形式及输出截位规则。然后利用MATLAB平台建立了定点与块浮点FFT仿真模型,以噪信比作... 主要研究定点、块浮点和浮点运算机制下,频域抽取基4算法的精度问题。首先分析了定点、块浮点、浮点等运算机制下,基4算法基本运算单元中数据不同表现形式及输出截位规则。然后利用MATLAB平台建立了定点与块浮点FFT仿真模型,以噪信比作为FFT输出精度指标,研究输出精度与输入信号范围、算法参数之间的关系。仿真表明,输入为随机序列时,定点与块浮点FFT输出噪信比与输入信号幅值范围、输入序列长度及算法输入位宽有关。此结论可用以解决实际工程中小信号频谱失真问题,在工程分析与设计中具有重要参考价值。 展开更多

关键词 运算机制 基4频域抽取算法 运算单元 仿真模型

在线阅读 下载PDF 职称材料

一种基于ALU单元的时间冗余模型检错技术

14

作者 尹立群 袁国顺 《微电子学与计算机》 CSCD 北大核心 2009年第2期140-143,共4页

为了提高系统的可靠性,提出了一种以时间冗余模型为基础,针对ALU电路的失效检错方法,称之为操作数反向重计算机制(简称REIO).相对传统的时间冗余检错方法RESO,本方法检错速度更快且面积更小.对于一个含有32×32位乘法器的ALU单元,采... 为了提高系统的可靠性,提出了一种以时间冗余模型为基础,针对ALU电路的失效检错方法,称之为操作数反向重计算机制(简称REIO).相对传统的时间冗余检错方法RESO,本方法检错速度更快且面积更小.对于一个含有32×32位乘法器的ALU单元,采用REIO算法相对于RESO算法,面积减少了10%左右. 展开更多

关键词 冗余设计 算术逻辑运算单元 时间冗余 错误检测

在线阅读 下载PDF 职称材料

一种基于ALU单元的改进的三模冗余结构设计

15

作者 尹立群 袁国顺 《电子器件》 CAS 2008年第6期1936-1938,1942,共4页

对于传统的三模冗余结构(TMR),当其中两个模块发生失效时可能出现功能相同的情况,造成三模冗余失效。为了解决这一问题,针对ALU模块的结构特点提出了对操作数编码的方法到达三个模块差异化的效果,采用此方法后能100%的消除TMR同功能失... 对于传统的三模冗余结构(TMR),当其中两个模块发生失效时可能出现功能相同的情况,造成三模冗余失效。为了解决这一问题,针对ALU模块的结构特点提出了对操作数编码的方法到达三个模块差异化的效果,采用此方法后能100%的消除TMR同功能失效的问题,同时此方法相对于模块的差异化设计成本更低,效果更明显。 展开更多

关键词 集成电路设计 三模冗余设计 操作数循环移位及取反容错 同部件失效问题 算术逻辑运算单元 差异化设计

在线阅读 下载PDF 职称材料

双精度浮点矩阵运算处理器设计

16

作者 邹四 《长江信息通信》 2022年第11期33-35,共3页

设计的双精度浮点矩阵运算处理器,主要用于满足导航接收机中RTK与Kalman滤波带来的大量、快速矩阵运算需求,也可用于其他适于高精度运算的图像处理等领域。该协处理器支持3~128维矩阵乘法、矩阵分解与矩阵求逆运算,其中矩阵乘法支持AB、... 设计的双精度浮点矩阵运算处理器,主要用于满足导航接收机中RTK与Kalman滤波带来的大量、快速矩阵运算需求,也可用于其他适于高精度运算的图像处理等领域。该协处理器支持3~128维矩阵乘法、矩阵分解与矩阵求逆运算,其中矩阵乘法支持AB、ABA^(τ)、A^(τ)BA等运算;矩阵分解支持正定矩阵的LDL分解;矩阵求逆支持基于LDL^(τ)分解的矩阵求逆运算与基于初等变换的矩阵求逆运算。 展开更多

关键词 矩阵运算处理器 浮点运算单元 矩阵求逆 LDL分解 初等变换

在线阅读 下载PDF 职称材料

基于动态补偿的新近似乘法器

17

作者 洪军 刘杰 +1 位作者 刘红海 黄瑞钧 《数字技术与应用》 2024年第10期179-181,共3页

在许多应用中,乘法器是较为关键的算术功能单元之一,这些应用程序通常需要多次乘法运算,从而导致大量的功耗。针对运算单元功耗高的问题,提出了一种基于动态补偿的近似乘法器,实验结果表明,与现有的Wallace树乘法器相比,所提出的可调近... 在许多应用中,乘法器是较为关键的算术功能单元之一,这些应用程序通常需要多次乘法运算,从而导致大量的功耗。针对运算单元功耗高的问题,提出了一种基于动态补偿的近似乘法器,实验结果表明,与现有的Wallace树乘法器相比,所提出的可调近似乘法器的延迟和平均功耗可以分别降低27%和40.33%。 展开更多

关键词 WALLACE树 运算单元 应用程序 乘法器 乘法运算 动态补偿 平均功耗 功能单元

在线阅读 下载PDF 职称材料

高吞吐率双模浮点可重构FFT处理器设计实现 被引量：4

18

作者 魏星 黄志洪 杨海钢 《电子与信息学报》 EI CSCD 北大核心 2018年第12期3042-3050,共9页

高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运... 高吞吐浮点可灵活重构的快速傅里叶变换(FFT)处理器可满足尖端雷达实时成像和高精度科学计算等多种应用需求。与定点FFT相比,浮点运算复杂度更高,使得浮点型FFT的运算吞吐率与其实现面积、功耗之间的矛盾问题尤为突出。鉴于此,为降低运算复杂度,首先将大点数FFT分解成若干个小点数基2k级联子级实现,提出分别针对128/256/512/1024/2048点FFT的优化混合基算法。同时,结合所提出同时支持单通道单精度和双通道半精度两种浮点模式的新型融合加减与点乘运算单元,首次提出一款高吞吐率双模浮点可变点FFT处理器结构,并在28 nm标准CMOS工艺下进行设计并实现。实验结果表明,单通道单精度和双通道半精度浮点两种模式下的运算吞吐率和输出平均信号量化噪声比分别为3.478 GSample/s, 135 dB和6.957 GSample/s, 60 dB。归一化吞吐率面积比相比于现有其他浮点FFT实现可提高约12倍。 展开更多

关键词 快速傅里叶变换 双模浮点 混合基 融合运算单元

在线阅读 下载PDF 职称材料

语谱分析的FPGA实现 被引量：3

19

作者 孙红英 杨鸿武 陶中幸 《电子与信息学报》 EI CSCD 北大核心 2011年第5期1238-1242,共5页

语谱是语音信号短时时频分析结果的图形显示,能够清楚地揭示语音信号的时变频谱特性,反映语音信号的动态频谱特性和时域变化特性,在语音信号的分析以及语音学的研究中具有重要的价值。该文利用短时傅里叶变换(Short Time Fourier Transf... 语谱是语音信号短时时频分析结果的图形显示,能够清楚地揭示语音信号的时变频谱特性,反映语音信号的动态频谱特性和时域变化特性,在语音信号的分析以及语音学的研究中具有重要的价值。该文利用短时傅里叶变换(Short Time Fourier Transform,STFT)方法对语音信号进行分析,采用了一种按时域抽取基-4 FFT算法实现流水线结构的蝶形运算单元,在FPGA上实现了语音信号的语谱分析,并利用非线性映射算法实现了语谱的VGA显示。 展开更多

关键词 语谱 时频分析 短时傅里叶变换(STFT) 蝶形运算单元 FPGA

在线阅读 下载PDF 职称材料

基于FPGA的32位浮点FFT处理器的设计 被引量：9

20

作者 赵忠武 陈禾 韩月秋 《电讯技术》 北大核心 2003年第6期73-77,共5页

介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的... 介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。 展开更多

关键词 FPGA 蝶形运算单元 快速傅里叶变换 浮点FFT处理器 分级流水 可编程门阵列

在线阅读 下载PDF 职称材料