期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
面向软件定义互连系统的多协议交换电路 被引量:2
1
作者 董春雷 沈剑良 +3 位作者 李沛杰 王盼 薄光明 路凯 《通信学报》 EI CSCD 北大核心 2024年第5期44-53,共10页
为满足软件定义互连系统中异构协议融合互连的需求,提出一种两级多协议交换电路,该电路通过融合共享缓存与Crossbar这2种交换架构,实现对多种异构协议的报文转发需求的兼顾。同时,提出一种基于时隙的多级仲裁调度方法,实现调度过程中时... 为满足软件定义互连系统中异构协议融合互连的需求,提出一种两级多协议交换电路,该电路通过融合共享缓存与Crossbar这2种交换架构,实现对多种异构协议的报文转发需求的兼顾。同时,提出一种基于时隙的多级仲裁调度方法,实现调度过程中时间与空间的解耦。仿真结果表明,所设计的交换电路能够弹性适应绑定模式变化引起的交换规模及端口缓存、端口带宽需求变化,缓存资源利用率相较传统组合输入输出排队(CIOQ)架构最高提高87.5%,转发时延低至数十纳秒,不仅适用于RapidIO、光纤通道(FC)、Ethernet、外设部件互连快速总线(PCIe)单一协议交换,而且适用于多种协议组合的混合协议交换。 展开更多
关键词 软件定义互连 异构协议 交换结构 时分复用 通道绑定 缓存利用率
在线阅读 下载PDF
一种应用于软件定义互连系统的多协议SerDes电路 被引量:6
2
作者 李沛杰 沈剑良 +3 位作者 苑红晓 王永胜 夏云飞 张传波 《电子学报》 EI CAS CSCD 北大核心 2021年第4期817-823,共7页
为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过... 为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求. 展开更多
关键词 软件定义互连 SERDES 时钟数据恢复 锁相环 高速串行收发器 数模混合电路
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部