期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于虚拟原型机的软/硬件协同验证中高效调试手段的实现
1
作者
张子男
刘鹏
《半导体技术》
CAS
CSCD
北大核心
2004年第4期83-85,89,共4页
针对基于虚拟原型机的软件/硬件协同验证环境中软件调试困难的缺点,通过在原协同验证环境中增加虚拟监视控制单元(VMCU)、外部工具等部件,实现了高效的调试手段。借助这些调试手段,开发人员可以快速定位并排除错误,从根本上提高了协同...
针对基于虚拟原型机的软件/硬件协同验证环境中软件调试困难的缺点,通过在原协同验证环境中增加虚拟监视控制单元(VMCU)、外部工具等部件,实现了高效的调试手段。借助这些调试手段,开发人员可以快速定位并排除错误,从根本上提高了协同验证中调试的效率和准确性。
展开更多
关键词
系统集成芯片
虚拟原型机
软/硬件协同验证
软
件调试
VMCU
在线阅读
下载PDF
职称材料
自适应时钟技术在芯片设计与验证中的应用
2
作者
陆俊峰
洪一
《现代电子技术》
2010年第8期1-5,共5页
随着嵌入式处理器和DSP性能的迅速提升,传统的JTAG接口设计已经无法满足高速仿真器与高速目标芯片之间的时序要求。在此,提出一种双向同步自适应时钟技术,它不仅能够在仿真器与目标芯片间实现稳定可靠的信号传输,还可以根据目标芯片的...
随着嵌入式处理器和DSP性能的迅速提升,传统的JTAG接口设计已经无法满足高速仿真器与高速目标芯片之间的时序要求。在此,提出一种双向同步自适应时钟技术,它不仅能够在仿真器与目标芯片间实现稳定可靠的信号传输,还可以根据目标芯片的时钟频率变化,动态地调整JTAG信号的传输速度,使整个调试系统始终工作在最佳状态。此外,利用该技术还成功地解决了软/硬件协同验证中真实系统与硬件模拟器之间信号传输的难题。
展开更多
关键词
JTAG接口
自适应时钟
软/硬件协同验证
DSP
在线阅读
下载PDF
职称材料
SOC芯片的Top-Down设计方法
被引量：
5
3
作者
余翔
熊光泽
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2002年第6期585-589,共5页
基于单芯片系统是电子技术发展的主流,可改变传统的系统软、硬件设计方法,介绍了单芯片系统的支撑技术棗自顶向下设计方法的思想,讨论了其相关的信号处理系统设计自动化和软/硬件协同验证技术。结合GPRS终端数字基带处理器芯片设计,说...
基于单芯片系统是电子技术发展的主流,可改变传统的系统软、硬件设计方法,介绍了单芯片系统的支撑技术棗自顶向下设计方法的思想,讨论了其相关的信号处理系统设计自动化和软/硬件协同验证技术。结合GPRS终端数字基带处理器芯片设计,说明这一方法在单芯片设计中的应用。
展开更多
关键词
SOC芯片
Top-Down设计方法
单芯片系统
自顶向下设计方法
GPRS终端数字基带处理器
软/硬件协同验证
集成电路
在线阅读
下载PDF
职称材料
题名
基于虚拟原型机的软/硬件协同验证中高效调试手段的实现
1
作者
张子男
刘鹏
机构
浙江大学信息科学与电子工程学系
出处
《半导体技术》
CAS
CSCD
北大核心
2004年第4期83-85,89,共4页
基金
国家自然科学基金(69972043)
国家高技术研究发展"863"计划(863-SOC-Y-3-2)
文摘
针对基于虚拟原型机的软件/硬件协同验证环境中软件调试困难的缺点,通过在原协同验证环境中增加虚拟监视控制单元(VMCU)、外部工具等部件,实现了高效的调试手段。借助这些调试手段,开发人员可以快速定位并排除错误,从根本上提高了协同验证中调试的效率和准确性。
关键词
系统集成芯片
虚拟原型机
软/硬件协同验证
软
件调试
VMCU
Keywords
system on chip
hardware/software co-verification
debug
分类号
TN402 [电子电信—微电子学与固体电子学]
TP311.5 [自动化与计算机技术—计算机软件与理论]
在线阅读
下载PDF
职称材料
题名
自适应时钟技术在芯片设计与验证中的应用
2
作者
陆俊峰
洪一
机构
中国电子科技集团公司第三十八研究所集成电路设计中心
出处
《现代电子技术》
2010年第8期1-5,共5页
基金
国家"863"计划资助项目(2009AAT010420)
文摘
随着嵌入式处理器和DSP性能的迅速提升,传统的JTAG接口设计已经无法满足高速仿真器与高速目标芯片之间的时序要求。在此,提出一种双向同步自适应时钟技术,它不仅能够在仿真器与目标芯片间实现稳定可靠的信号传输,还可以根据目标芯片的时钟频率变化,动态地调整JTAG信号的传输速度,使整个调试系统始终工作在最佳状态。此外,利用该技术还成功地解决了软/硬件协同验证中真实系统与硬件模拟器之间信号传输的难题。
关键词
JTAG接口
自适应时钟
软/硬件协同验证
DSP
Keywords
JTAG interface
adaptive clocking
software/hardware co-verification
DSP
分类号
TP331 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
SOC芯片的Top-Down设计方法
被引量：
5
3
作者
余翔
熊光泽
机构
电子科技大学计算机科学与工程学院
出处
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2002年第6期585-589,共5页
基金
全国博士后管理委员会博士后基金资助项目
文摘
基于单芯片系统是电子技术发展的主流,可改变传统的系统软、硬件设计方法,介绍了单芯片系统的支撑技术棗自顶向下设计方法的思想,讨论了其相关的信号处理系统设计自动化和软/硬件协同验证技术。结合GPRS终端数字基带处理器芯片设计,说明这一方法在单芯片设计中的应用。
关键词
SOC芯片
Top-Down设计方法
单芯片系统
自顶向下设计方法
GPRS终端数字基带处理器
软/硬件协同验证
集成电路
Keywords
system on a chip
top-down design method
DBB chip of GPRS mobile phone
software/hardware co-verification
分类号
TN402 [电子电信—微电子学与固体电子学]
TN43 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于虚拟原型机的软/硬件协同验证中高效调试手段的实现
张子男
刘鹏
《半导体技术》
CAS
CSCD
北大核心
2004
0
在线阅读
下载PDF
职称材料
2
自适应时钟技术在芯片设计与验证中的应用
陆俊峰
洪一
《现代电子技术》
2010
0
在线阅读
下载PDF
职称材料
3
SOC芯片的Top-Down设计方法
余翔
熊光泽
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2002
5
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
