阐述基于180nm CMOS工艺的一种用于传感器AFE(Analog Front End, AFE)的低噪声恒定带宽PGA电路设计,其1~4级为可选接入级,采用基于全差分放大器的低噪声开环结构。最后一级为推挽输出的增益精调级,采用基于跨导-跨阻闭环反馈型结构。芯...阐述基于180nm CMOS工艺的一种用于传感器AFE(Analog Front End, AFE)的低噪声恒定带宽PGA电路设计,其1~4级为可选接入级,采用基于全差分放大器的低噪声开环结构。最后一级为推挽输出的增益精调级,采用基于跨导-跨阻闭环反馈型结构。芯片测试结果表明,该PGA的增益范围为0~66.7dB,步进为1dB;在1.8V供电电压下,功耗为1.01mW;等效输入噪声为3.9μ VRMS(1~100kHz积分)。此外,由于最后一级采用跨导-跨阻结构,该PGA的增益曲线还具有恒定带宽的显著优势。展开更多
