“超大规模集成电路制造装备基础问题研究”项目中期总结会议在新疆举行

1

《润滑与密封》 CAS CSCD 北大核心 2010年第9期101-101,共1页

关键词 超大规模集成电路 基础研究 制造装备 新疆 中期 973计划 乌鲁木齐 科学家

在线阅读 下载PDF 职称材料

“超大规模集成电路制造装备基础问题研究”举行年度工作总结会

2

《润滑与密封》 CAS CSCD 北大核心 2010年第1期12-12,共1页

关键词 超大规模集成电路 制造装备 基础 国家自然科学基金 实验室主任 华中科技大学 清华大学 摩擦学

在线阅读 下载PDF 职称材料

用图像识别的方法检测集成电路的键合点 被引量：1

3

作者 卢朝阳 周幸妮 顾英 《自动化学报》 EI CSCD 北大核心 1999年第4期567-570,共4页

１引言（ａ）例１（ｂ）例２图１键合区与键合点在大规模集成电路（ＶＬＳＩ）的制造工艺中，键合区及键合点的检验是保证可靠性的一个重要环节，因为每一个键合点的好坏，直接影响整体集成电路（ＩＣ）芯片的可靠性．图１是两例放大了... １引言（ａ）例１（ｂ）例２图１键合区与键合点在大规模集成电路（ＶＬＳＩ）的制造工艺中，键合区及键合点的检验是保证可靠性的一个重要环节，因为每一个键合点的好坏，直接影响整体集成电路（ＩＣ）芯片的可靠性．图１是两例放大了一百倍的ＩＣ键合区显微图像．图中中... 展开更多

关键词 键合点 集成电路 vlsi 制造工艺 图像识别

在线阅读 下载PDF 职称材料

第13届国际专用集成电路会议征稿通知

4

《半导体技术》 CAS 北大核心 2019年第6期488-488,共1页

第十三届IEEE国际专用集成电路会议(ASICON 2019)将于2019年10月29日-11月1日在重庆希尔顿大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛... 第十三届IEEE国际专用集成电路会议(ASICON 2019)将于2019年10月29日-11月1日在重庆希尔顿大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多

关键词 专用集成电路 征稿通知 vlsi电路 CAD/CAE ASIC 制造厂商 工艺设计 IEEE

在线阅读 下载PDF 职称材料

第一次征稿通知 第11届国际专用集成电路会议

5

《半导体技术》 CAS CSCD 北大核心 2015年第6期478-479,共2页

第十一届IEEE国际专用集成电路会议（ASICON 2015）将于2015年11月3日-6日在中国成都举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际论坛，介绍他们... 第十一届IEEE国际专用集成电路会议（ASICON 2015）将于2015年11月3日-6日在中国成都举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际论坛，介绍他们在各自领域获得的最新进步和研发成果。4天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多

关键词 专用集成电路 国际论坛 征稿通知 vlsi电路 CAD/CAE ASIC 制造厂商 工艺设计

在线阅读 下载PDF 职称材料

征稿通知 第14届国际专用集成电路会议

6

《半导体技术》 CAS 北大核心 2021年第3期255-255,共1页

第十四届IEEE国际专用集成电路会议(ASICON 2021)将于2021年10月26日—29日在云南温德汉姆至尊豪廷大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师,IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个... 第十四届IEEE国际专用集成电路会议(ASICON 2021)将于2021年10月26日—29日在云南温德汉姆至尊豪廷大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师,IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。 展开更多

关键词 专用集成电路 vlsi电路 ASIC 系统集成 CAD/CAE 研发成果 IC制造 开发者

在线阅读 下载PDF 职称材料

征稿通知 第12届国际专用集成电路会议

7

《半导体技术》 CSCD 北大核心 2017年第5期400-400,共1页

第十二届IEEE国际专用集成电路会议（ASICON20171将于2017年10月25-28日在中国贵阳举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际沦坛，介绍他们在... 第十二届IEEE国际专用集成电路会议（ASICON20171将于2017年10月25-28日在中国贵阳举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师，IC制造厂商、工艺和器件工程师以及CAD／CAE工具开发者提供一个国际沦坛，介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。大会将评选出优秀学生论文， 展开更多

关键词 专用集成电路 征稿通知 国际 vlsi电路 CAD/CAE ASIC 制造厂商 工艺设计

在线阅读 下载PDF 职称材料

在VLSI制造中基于辅助图形的灰度光刻形成三维结构

8

作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页

半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多

关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件

在线阅读 下载PDF 职称材料

VLSI电路可测性设计技术及其应用综述 被引量：26

9

作者 成立 王振宇 +1 位作者 高平 祝俊 《半导体技术》 CAS CSCD 北大核心 2004年第5期20-24,34,共6页

综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略。

关键词 vlsi 可测性设计 内建自测试 自动测试设备 超大规模集成电路 扫描路径法

在线阅读 下载PDF 职称材料

一种在VLSI电路物理设计中减小串扰的优化算法 被引量：2

10

作者 张徐亮 赵梅 +3 位作者 范明钰 李春辉 虞厥邦 黄劲 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第4期289-293,共5页

通过研究调整线段和线间距对串扰的影响 ,提出了一种在布线时通过采取作线段摄动和压缩线间距的措施来减小串扰的优化算法 .计算机仿真结果表明 ,该算法能有效地减少芯片中的串扰 .此外 。

关键词 超大规模集成电路 物理设计 串扰最小化 优化算法 vlsi 计算机仿真

在线阅读 下载PDF 职称材料

基于遗传算法的VLSI电路划分方法 被引量：2

11

作者 王小港 吴福炜 +2 位作者 李铁 姚林声 甘骏人 《计算机工程》 CAS CSCD 北大核心 2002年第2期13-14,254,共3页

电路划分是降低超大规模集成电路设计复杂性的有效方法。提出了一种基于遗传算法的电路划分算法,该算法不仅适用于电路的二划分和划分问题,而且可以满足划分对子集的大小和面积等多约束的要求。

关键词 遗传算法 vlsi 超大规模集成电路 电路划分算法

在线阅读 下载PDF 职称材料

VLSI芯片的可测试性、可调试性、可制造性和可维护性设计 被引量：6

12

作者 沈理 《计算机工程与科学》 CSCD 2003年第1期92-97,共6页

CMOS器件进入深亚微米阶段,VLSI集成电路(IC)继续向高集成度、高速度、低功耗发展,使得IC在制造、设计、封装、测试上都面临新的挑战。测试已从IC设计流程的后端移至前端,VLSI芯片可测试性设计已成为IC设计中必不可少的一部分。本文介... CMOS器件进入深亚微米阶段,VLSI集成电路(IC)继续向高集成度、高速度、低功耗发展,使得IC在制造、设计、封装、测试上都面临新的挑战。测试已从IC设计流程的后端移至前端,VLSI芯片可测试性设计已成为IC设计中必不可少的一部分。本文介绍近几年来VLSI芯片可测试性设计的趋势,提出广义可测试性设计(TDMS技术)概念,即可测试性、可调试性、可制造性和可维护性设计,并对可调试性设计方法学和广义可测试性设计的系统化方法作了简单介绍。 展开更多

关键词 vlsi芯片 可测试性 可调试性 可制造性 可维护性 设计 超大规模集成电路

在线阅读 下载PDF 职称材料

用于亚微米模拟VLSI中的实用串级电流镜电路 被引量：2

13

作者 成立 《半导体技术》 CAS CSCD 北大核心 1998年第6期31-34,40,共5页

对亚微米模拟ＶＬＳＩ中使用的电流镜电路进行了改进。借助于ＰＳｐｉｃｅ４．０３软件设计了几个实用的电流镜电路。

关键词 亚微米 电流镜 超大规模 集成电路 vlsi

在线阅读 下载PDF 职称材料

VLSI电路短路和开路故障模型研究进展 被引量：2

14

作者 陈火军 江建慧 《计算机工程与科学》 CSCD 2005年第4期49-53,共5页

本文概述了近十年来VLSI电路的短路和开路缺陷及其故障建模的研究进展。本文将VLSI电路短路缺陷分为逻辑门内部的短路和逻辑门之间的互连短路两大类,重点介绍了栅氧短路和桥接故障模型。相应地,文中将 VLSI电路的开路缺陷分为逻辑门内... 本文概述了近十年来VLSI电路的短路和开路缺陷及其故障建模的研究进展。本文将VLSI电路短路缺陷分为逻辑门内部的短路和逻辑门之间的互连短路两大类,重点介绍了栅氧短路和桥接故障模型。相应地,文中将 VLSI电路的开路缺陷分为逻辑门内部的开路和逻辑门之间的互连开路两大类,重点介绍了逻辑门内部的网络断开、浮栅和互连开路的故障模型。文中还讨论了故障模型与测试的关系。分析结果表明,目前已有的短路和开路故障模型还不够完善,特别需要研究故障机制对电路中其它节点动态行为的依赖性和对噪声的敏感性。 展开更多

关键词 超大规模集成电路 vlsi 浮栅 短路故障 开路故障 电路版图 故障模型

在线阅读 下载PDF 职称材料

异步VLSI电路的低功耗技术研究

15

作者 张远奇 王静 《计算机工程与应用》 CSCD 北大核心 2001年第5期11-13,46,共4页

异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性，并对其实现方法进行了探讨。

关键词 异步电路 vlsi 低功耗 超大规模集成电路 电磁兼容

在线阅读 下载PDF 职称材料

三维VLSI互连寄生电容提取的研究进展 被引量：12

16

作者 喻文健 王泽毅 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第1期21-28,共8页

随着VLSI电路集成密度急剧增长及特征尺寸不断缩小 ,互连寄生参数提取已成为集成电路辅助设计中的一个研究热点 .目前 ,三维互连寄生电容提取的研究得到广泛关注 ,并取得了很大进展 .针对这一热点 ,结合作者的研究工作 ,对三维电容提取... 随着VLSI电路集成密度急剧增长及特征尺寸不断缩小 ,互连寄生参数提取已成为集成电路辅助设计中的一个研究热点 .目前 ,三维互连寄生电容提取的研究得到广泛关注 ,并取得了很大进展 .针对这一热点 ,结合作者的研究工作 ,对三维电容提取方法进行综述 ,详细阐述国内外的相关研究进展情况 .重点介绍间接、直接边界元方法 ,以及维度缩减技术和区域分解法等半解析方法 . 展开更多

关键词 vlsi 互连寄生参数 数值算法 半导体工艺 电子设计自动化 三维互连寄生电容提取 超大规模集成电路

在线阅读 下载PDF 职称材料

HEVC帧内预测Planar和DC模式的VLSI架构设计与实现 被引量：3

17

作者 周巍 黄晓东 +2 位作者 朱洪翔 郭龙 张仁鹏 《计算机工程与应用》 CSCD 北大核心 2015年第8期160-164,共5页

在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存... 在研究新一代高性能视频编码标准(HEVC)帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7 680×4 320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。 展开更多

关键词 高性能视频编码标准(HEVC) 帧内预测 planar模式 DC模式 超大规模集成电路(vlsi)架构设计

在线阅读 下载PDF 职称材料

基于IDDQ测试的VLSI门内电阻式桥接故障仿真 被引量：2

18

作者 许爱强 唐小峰 +1 位作者 牛双诚 杨智勇 《北京工业大学学报》 CAS CSCD 北大核心 2016年第1期128-133,共6页

为真实模拟集成电路中的桥接故障并评价测试集质量,提出一种基于静态电源电流(IDDQ)测试的逻辑电路门内电阻式桥接故障仿真算法.首先,针对该故障类型,提出一种覆盖率评价标准;其次,利用电路级故障注入与仿真方法构造基本逻辑门单元的故... 为真实模拟集成电路中的桥接故障并评价测试集质量,提出一种基于静态电源电流(IDDQ)测试的逻辑电路门内电阻式桥接故障仿真算法.首先,针对该故障类型,提出一种覆盖率评价标准;其次,利用电路级故障注入与仿真方法构造基本逻辑门单元的故障字典;最后,通过在逻辑电路功能仿真中查询故障信息实现门级的故障仿真.仿真实验表明:相比于传统方法,所提方法能更好地反映测试集对真实桥接故障的覆盖效果,并具备良好的仿真效能. 展开更多

关键词 超大规模集成电路(vlsi)测试 电阻式桥接故障 静态电源电流(IDDQ)测试 故障仿真 故障覆盖率

在线阅读 下载PDF 职称材料

千兆以太网与超高速VLSI技术 被引量：3

19

作者 赵文虎 王志功 《计算机工程与应用》 CSCD 北大核心 2002年第6期177-178,192,共3页

文章对千兆以太网传输系统及其采用的新技术进行分析。讨论传输系统中关键电路的工作原理和实现技术,并基于世界研究的最新动态对千兆以太网的发展进行了展望。

关键词 千兆以太网 载波扩展 超大规模集成电路 系统芯片 vlsi

在线阅读 下载PDF 职称材料

VLSI金属互连电迁移1／f^γ噪声特性研究 被引量：1

20

作者 薛丽君 杜磊 +1 位作者 庄奕琪 徐卓 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2003年第1期70-74,共5页

通过对超大规模集成电路金属互连进行电迁移加速寿命实验和不同电迁移损伤程度的金属薄膜电阻及1/fγ噪声的测量和分析,得到了1/fγ噪声3Hz点功率谱密度和频率指数γ均随电迁移损伤程度加剧而变大的实验规律.分析表明,在同样的电迁移损... 通过对超大规模集成电路金属互连进行电迁移加速寿命实验和不同电迁移损伤程度的金属薄膜电阻及1/fγ噪声的测量和分析,得到了1/fγ噪声3Hz点功率谱密度和频率指数γ均随电迁移损伤程度加剧而变大的实验规律.分析表明,在同样的电迁移损伤程度条件下,1/fγ噪声点功率谱密度的相对变化量是电阻相对变化量的大约2000倍.此外,得到了1/fγ噪声频率指数随电迁移过程逐渐变大的实验规律.因此,1/fγ噪声功率谱密度和频率指数有可能作为比现在应用的电阻相对变化量更为灵敏的金属互连电迁移表征参量. 展开更多

关键词 vlsi 超大规模集成电路 金属互连 电迁移 1/f噪声

在线阅读 下载PDF 职称材料