分级式IC版图设计规则检查 被引量：1

1

作者 李刚 陈后鹏 +1 位作者 林争辉 李毅 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第1期12-14,18,共4页

：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法．通过提取和使用单元图形抽象，结合浮出重叠区覆盖下的子单元图形的方法，确定了各单元在任意布局下的设计规则检查（ＤＲＣ）运算图形集，可以处理各种重叠情... ：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法．通过提取和使用单元图形抽象，结合浮出重叠区覆盖下的子单元图形的方法，确定了各单元在任意布局下的设计规则检查（ＤＲＣ）运算图形集，可以处理各种重叠情况．分级式ＤＲＣ分别对每个单元的ＤＲＣ图形集作一次检查，与打散式相比，大大减少了处理重复单元多的大规模、超大规模集成电路版图的工作量，从而缩短了检查时间，降低了内存需求。 展开更多

关键词 集成电路 版图验证 设计规则检查 CAD 分级式

在线阅读 下载PDF 职称材料

通用集成电路设计规则检查 被引量：4

2

作者 冯国臣 胡国元 《微电子学与计算机》 CSCD 北大核心 2001年第6期29-32,共4页

文章介绍了利用SUN工作站上Cadence中的Dracula工具进行集成电路设计规则检查(DRC)的全过程;较详细地介绍了DRC文件的编写、运行及输出结果的查看,并给出了实例。

关键词 设计规则检查 通用集成电路 版图 CAD 计算机辅助设计

在线阅读 下载PDF 职称材料

VIPVS加速7 nm工艺模拟版图设计 被引量：1

3

作者 李璇 李媛 +5 位作者 祁景凤 冯磊 翟鲁坤 钱颖琪 张雯焘 邵婉新 《电子技术应用》 2018年第8期17-19,30,共4页

在格芯~?基于7 nm技术研发高速Serdes IP过程中,版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此,一个能够应对这些挑战的版图设计流程非常重要,尤其是... 在格芯~?基于7 nm技术研发高速Serdes IP过程中,版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此,一个能够应对这些挑战的版图设计流程非常重要,尤其是对EDA工具新功能的应用,例如:Cadence~? Virtuoso Interactive Physical Verification System(VIPVS~?)工具。VIPVS能够实现实时sign-off规格的DRC验证,缩短版图验证迭代过程,为多重图案上色提供高效的方法。介绍格芯高速Serdes版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计。 展开更多

关键词 实时设计规则检查 对多重图案上色 自对准双重图案/自对准四重图案

在线阅读 下载PDF 职称材料

TSMC推出先进工艺互通式电子设计自动化格式

4

作者 本刊通讯员 《电子与封装》 2010年第5期45-45,共1页

TSMC4月7日宣布针对65nm、40nm及28nm工艺推出已统合且可交互操作的多项电子设计自动化（Electronic Design Automation，EDA）技术档案。这些与设计相关的技术档案套装包括可互通的工艺设计套件（iPDK）、工艺设计规则检查（iDRC）、... TSMC4月7日宣布针对65nm、40nm及28nm工艺推出已统合且可交互操作的多项电子设计自动化（Electronic Design Automation，EDA）技术档案。这些与设计相关的技术档案套装包括可互通的工艺设计套件（iPDK）、工艺设计规则检查（iDRC）、集成电路布局与电路图对比（iLVS）及工艺电容电阻抽取模组（iRCX）。 展开更多

关键词 电子设计自动化 工艺设计 互通式 TSMC Automation 设计规则检查 技术档案 交互操作

在线阅读 下载PDF 职称材料

TSMC推出65、40与28纳米之互通式电子设计自动化格式

5

《中国集成电路》 2010年第5期3-3,共1页

TSMC近日宣布针对65纳米、40纳米及28纳米工艺推出已统合且可交互操作的多项电子设计自动化技术档案。这些与设计相关的技术档案套装包括可互通的工艺设计套件（iPDK）、工艺设计规则检查（iDRC）、集成电路布局与电路图对比（iLVS），... TSMC近日宣布针对65纳米、40纳米及28纳米工艺推出已统合且可交互操作的多项电子设计自动化技术档案。这些与设计相关的技术档案套装包括可互通的工艺设计套件（iPDK）、工艺设计规则检查（iDRC）、集成电路布局与电路图对比（iLVS），及工艺电容电阻抽取模组（iRCX）。 展开更多

关键词 电子设计自动化 纳米工艺 TSMC 互通式 设计规则检查 技术档案 交互操作 工艺设计

在线阅读 下载PDF 职称材料

可制造性设计(DFM)

6

作者 Matt Mcnanly 李海 《印制电路信息》 1998年第2期14-18,共5页

Miller Freeman的可制造性设计(De-sign for Manufacturability)专题讨论的开办旨在建立一个交换意见的媒介,让设计者、制造者及组装者开诚布公进行对话。目的在于把可制造性设计这一概念更好地贯穿于电子互联工业中。为使这一点更具说... Miller Freeman的可制造性设计(De-sign for Manufacturability)专题讨论的开办旨在建立一个交换意见的媒介,让设计者、制造者及组装者开诚布公进行对话。目的在于把可制造性设计这一概念更好地贯穿于电子互联工业中。为使这一点更具说服力,我们让设计者、制造者、组装者提出他们在与其他两组人员工作交往中面临的最大问题。 展开更多

关键词 可制造性设计 设计者 制造者 组装工艺 组装者 制造工艺 设计规则检查 PCB设计 设计规范 质量保证

在线阅读 下载PDF 职称材料

用Calibre工具对FFT芯片进行物理验证 被引量：1

7

作者 王仁平 于映 《电子科技》 2008年第3期16-20,共5页

FFT芯片在Astro工具中版图设计一旦完成,必须进行设计规则检查以确保版图设计的正确性。违反规则的版图设计将成为电路生产的隐患,因此,必须在sign-off之前检查出并改正。介绍了如何使用Mentor公司Calibre工具对Astro工具导出FFT芯片的... FFT芯片在Astro工具中版图设计一旦完成,必须进行设计规则检查以确保版图设计的正确性。违反规则的版图设计将成为电路生产的隐患,因此,必须在sign-off之前检查出并改正。介绍了如何使用Mentor公司Calibre工具对Astro工具导出FFT芯片的GDSⅡ文件进行设计规则检查、天线规则检查、电学规则检查和版图与电路图一致性检查,并对检查中出现的问题提出相应的解决办法。 展开更多

关键词 Calibre 物理验证 设计规则检查 版图与原理图一致性检查

在线阅读 下载PDF 职称材料

电子产品面板控制芯片的物理验证 被引量：1

8

作者 王仁平 施隆照 《电子工艺技术》 2010年第3期168-171,共4页

电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将... 电子产品面板控制芯片在Astro工具中完成版图设计后,输出的GDS文件必须采用专门的物理验证工具进行设计规则检查和版图与原理图一致性检查以确保版图设计的正确性。违反检查规则的版图将成为芯片生产的隐患,因此必须在掩模版产生之前将其改正。介绍如何使用物理验证工具Dracula对Astro工具导出电子产品面板控制芯片的GDS格式文件进行设计规则检查和版图与电路图一致性检查,并对检查中碰到的问题提出具体的解决办法。 展开更多

关键词 Dracula 面板控制芯片 设计规则检查 物理验证

在线阅读 下载PDF 职称材料

基于一款音频ASIC芯片的物理验证方案 被引量：1

9

作者 王巍 《中国集成电路》 2019年第9期21-24,67,共5页

随着集成电路设计进入到纳米工艺,物理验证环节对芯片设计的影响变得越来越重要。设计规则检查和电路规则检查是物理验证的两项主要工作,目前有很多EDA工具可以进行芯片的物理验证工作。本文介绍了一款音频ASIC芯片的物理验证方案,主要... 随着集成电路设计进入到纳米工艺,物理验证环节对芯片设计的影响变得越来越重要。设计规则检查和电路规则检查是物理验证的两项主要工作,目前有很多EDA工具可以进行芯片的物理验证工作。本文介绍了一款音频ASIC芯片的物理验证方案,主要基于Argus物理验证工具平台。 展开更多

关键词 ASIC芯片 物理验证 验证方案 音频 集成电路设计 设计规则检查 EDA工具 ARGUS

在线阅读 下载PDF 职称材料

条状过孔成大势所趋

10

作者 Jean-Marie Brunet 《中国集成电路》 2013年第10期58-59,88,共3页

对于28纳米及以下节点,选择和放置多种过孔类型的复杂要求对LEF/技术文件的布线构成了挑战,导致设计规则检查(DRC)错误增多(需要耗费时间来调试和改正),最终影响了成品率和性能。

关键词 过孔 设计规则检查 技术文件 下节点 成品率 布线

在线阅读 下载PDF 职称材料

微捷码QuartzDRC和Quartz LVS支持台积电全新的统一物理验证格式

11

《电子与电脑》 2009年第9期103-103,共1页

微捷码（Magma）设计自动化有限公司日前宣布。QuartzDRC和QuartzLVS现在可支持台积电（TSMC）互操作设计规则检查（iDRC）和互操作版图电路图一致性检查（iLVS）。采用这两种统一的电子设计自动化（EDA）数据格式与线性Quartz物理验证... 微捷码（Magma）设计自动化有限公司日前宣布。QuartzDRC和QuartzLVS现在可支持台积电（TSMC）互操作设计规则检查（iDRC）和互操作版图电路图一致性检查（iLVS）。采用这两种统一的电子设计自动化（EDA）数据格式与线性Quartz物理验证解决方案。微捷码和台积电将通过合作帮助双方客户实现更轻松快捷、更低成本的台积电40nm工艺技术采用。 展开更多

关键词 QUARTZ 物理验证 台积电 电子设计自动化 LVS 设计规则检查 一致性检查 数据格式

在线阅读 下载PDF 职称材料

AWSC选择Mentor Graphics Calibre纳米验证平台

12

《中国集成电路》 2013年第10期8-9,共2页

Mentor Graphics公司日前宣布，宏捷科技股份有限公司（AWSC）已经选择Calibre nmDRCTM和nmLVSTM产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的一部分，AWSC将为客户提供Calibr... Mentor Graphics公司日前宣布，宏捷科技股份有限公司（AWSC）已经选择Calibre nmDRCTM和nmLVSTM产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的一部分，AWSC将为客户提供Calibre设计规则检查，以帮助他们确保在交付AWSC投产之前，他们的设计是无瑕疵并满足所有生产要求的。 展开更多

关键词 GRAPHICS 验证平台 设计规则检查 砷化镓集成电路 纳米 物理验证 无线应用 客户

在线阅读 下载PDF 职称材料

第四代CAM

13

作者 Geert Deprez 胡申明 《印制电路信息》 1995年第6期22-22,共1页

第一代CAM系统早在1980年就诞生了,它比较灵活但速度慢。计算机唯一工作是读入Gerber数据文件并用激光光绘仪把它们绘出来。 工作站的出现使CAM系统进入了第二代。它提供了相应作用层的编辑程序、慢速的设计规则检查和有限范围的加工功... 第一代CAM系统早在1980年就诞生了,它比较灵活但速度慢。计算机唯一工作是读入Gerber数据文件并用激光光绘仪把它们绘出来。 工作站的出现使CAM系统进入了第二代。它提供了相应作用层的编辑程序、慢速的设计规则检查和有限范围的加工功能。第二代CAM提供了高质量的加工但需要操作者深入细致地干预。 因为用户反复的提意见和易于出错的交互式操作。 展开更多

关键词 CAM系统 激光光绘 设计规则检查 作用层 加工功能 工作站 交互式操作 编辑程序 操作者 有限范围

在线阅读 下载PDF 职称材料

MFI的DFM论坛摘要

14

作者 Jerry Murray 李海 《印制电路信息》 1996年第6期13-14,共2页

为致力解决设计与制造之间的麻烦,Miller Freeman Inc.(MFI)展示了一系列讨论会,让设计者,制造者及组装者都有机会发表自己的观点,指出其他人的不足之处。六月的论坛由Apple计算机公司主持,参加者有Apple的Lee Johansen3Com的Michael E.... 为致力解决设计与制造之间的麻烦,Miller Freeman Inc.(MFI)展示了一系列讨论会,让设计者,制造者及组装者都有机会发表自己的观点,指出其他人的不足之处。六月的论坛由Apple计算机公司主持,参加者有Apple的Lee Johansen3Com的Michael E.Gordom,Micro Circuites的Jean C.Cortjens。 展开更多

关键词 划线盘 设计者 制造者 曝光盘 印制电路设计 设计与制造 CAD系统 CAD开发 设计规则检查 组装者

在线阅读 下载PDF 职称材料

借助虚拟工艺加速工艺优化

15

作者 Joseph Ervin 《电子工业专用设备》 2020年第4期58-62,共5页

我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构的日益复杂化。例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更... 我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构的日益复杂化。例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难。人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题。二维(2D)设计规则检查(DRC)已不足以用来规范设计以达成特定性能和良率目标的要求。同时完全依赖实验设计(DOE)来进行工艺表征和优化也变得难以操作。以往工程师通过运用DOE实验来节省工艺研发的成本和时间,而现在他们需要进行数以百计的DOE才能达到目的,这反而需要大量的时间和物料,包括晶圆。 展开更多

关键词 半导体器件 设计规则检查 高深宽比 刻蚀工艺 缩放比例 规范设计 存储技术 虚拟工艺

在线阅读 下载PDF 职称材料

AOI技术术语

16

《印制电路信息》 1994年第4期28-30,共3页

1.CAD参考(CAD reterenco) 使用CAD数据作为AOI检查的基准。相对于黄金板而言,这种无缺陷数据是一种可靠得多的检测方法。当采用激光光绘机绘制工作底片,且AOI工作站与其共享数据库时,CAD参考变成了一种相当有效的检测技术。 2.CCD摄像... 1.CAD参考(CAD reterenco) 使用CAD数据作为AOI检查的基准。相对于黄金板而言,这种无缺陷数据是一种可靠得多的检测方法。当采用激光光绘机绘制工作底片,且AOI工作站与其共享数据库时,CAD参考变成了一种相当有效的检测技术。 2.CCD摄像头(CCD camera) 由一组光敏器件组成的感光部件。它检测从图形来的光并转换成电信号读出,一直到输出寄存器把一个完整的图形读完为止。见分辨率、像素及反射光技术。 3.设计规则检查(Design rule check) 展开更多

关键词 技术术语 设计规则检查 CCD摄像头 检测分辨率 反射光 二元图 激光光绘机 假报警 门槛值 获取方法

在线阅读 下载PDF 职称材料

基于先进工艺节点下标准单元引脚可达性的优化研究

17

作者 蔡燕飞 《中国集成电路》 2022年第7期55-59,86,共6页

传统的平面型金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)由于短沟道效应已经无法满足集成电路技术的飞速发展,而鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的沟道具有三... 传统的平面型金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)由于短沟道效应已经无法满足集成电路技术的飞速发展,而鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的沟道具有三维立体结构,在先进工艺下展现出了良好的性能。然而,复杂的工艺规则和庞大的引脚数量使得标准单元的引脚可达性成为先进工艺节点中后端物理设计的难题之一。本文提出了一种高效的定制化方案,通过合理地推移来自动修正设计规则违规的标准单元,从而实现了整体的引脚可达性。实验结果表明,经过两轮迭代,第二层金属(Metal2)的违规数量大幅度下降,减少了约98.0%,且在相同的物理环境下,运行时间并无增长。也就是说,该方法可以大幅度提高后端物理设计的效率。 展开更多

关键词 鳍式场效应晶体管 自动布局布线 引脚可达性 设计规则检查

在线阅读 下载PDF 职称材料