-
题名面向低资源芯片的高效自适应卷积神经网络加速器
- 1
-
-
作者
庞明义
魏祥麟
张云祥
王斌
庄建军
-
机构
南京信息工程大学电子与信息工程学院
国防科技大学第六十三研究所
-
出处
《计算机科学》
北大核心
2025年第4期94-100,共7页
-
文摘
文中提出了一种面向非GPU类低资源芯片的自适应卷积神经网络加速器(Adaptive Convolutional Neural Network Accelerator,ACNNA),其可根据硬件平台资源约束和卷积神经网络结构自适应生成对应的硬件加速器。通过可重构特性,ACNNA可有效加速包括卷积层、池化层、激活层和全连接层在内的各种网络层组合。首先,设计了一种资源折叠式多通道处理引擎(Processing Engine,PE)阵列,将理想化卷积结构进行折叠以节省资源,在输出通道上展开以支持并行计算。其次,采用多级存储与乒乓缓存机制对流水线进行优化,有效提升数据处理效率。然后,提出了一种多级存储下的资源复用策略,结合设计空间探索算法,针对网络参数调度硬件资源分配,使低资源芯片可部署层次更深且参数更多的网络模型。以LeNet5和VGG16网络模型为例,在Ultra96 V2开发板上对ACNNA进行了验证。结果显示,采用ACNNA部署的VGG16最低仅消耗了原网络4%的资源量。在100MHz主频下,LeNet5加速器在2.05W的功耗下计算速率达0.37 GFLOPS;VGG16加速器在2.13W的功耗下计算速率达1.55 GFLOPS。与现有工作相比,所提方法的FPS提升超过83%。
-
关键词
硬件加速
卷积神经网络
设计空间探索策略
现场可编程门阵列
-
Keywords
Hardware acceleration
Convolutional neural network
Design space exploration strategy
Field programmable gate array
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
