期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
一种适用于H.264标准的高度并行双层流水线结构CAVLC编码器 被引量:2
1
作者 乔飞 魏鼎力 +1 位作者 杨华中 汪蕙 《电子学报》 EI CAS CSCD 北大核心 2010年第7期1705-1710,共6页
本文提出一种适用于H.264编码器的高度并行、双层流水线的CAVLC硬件实现结构.该结构设计了四路并行扫描统计模块,克服了以往结构每个时钟周期只能扫描一个系数的处理速率瓶颈;通过使用FIFO,平衡每一级流水线的处理延时,提高整个流水线... 本文提出一种适用于H.264编码器的高度并行、双层流水线的CAVLC硬件实现结构.该结构设计了四路并行扫描统计模块,克服了以往结构每个时钟周期只能扫描一个系数的处理速率瓶颈;通过使用FIFO,平衡每一级流水线的处理延时,提高整个流水线工作的效率;在各个编码模块内部也大量采用流水线结构,提高数据吞吐率.基于0.18μm CMOS工艺,新结构在166.7MHz工作频率下,综合等效门数为20685门,数据吞吐率为每秒处理27M系数块,甚至能够实时编码数字影视格式的视频(4096×2048@30fp/s).整个设计在数据吞吐率提高到以往结构的3.46倍的同时,硬件资源代价并没有显著的增加. 展开更多
关键词 H.264 基于上下文的自适应变长编码 编码
在线阅读 下载PDF
H.264/AVC自适应算术解码器结构设计
2
作者 王明明 叶甜春 +1 位作者 马成炎 徐建华 《微电子学与计算机》 CSCD 北大核心 2008年第7期180-183,共4页
限制基于上下文的二进制算术解码(CABAD)速度的几个主要环节入手,提出了优化的上下文存储模式,改进的重归一化单元,并使用流水线提高解码速度.在Synopsys公司的CoCentric System Studio平台进行了二进制算术解码器体系结构设计,仿真结... 限制基于上下文的二进制算术解码(CABAD)速度的几个主要环节入手,提出了优化的上下文存储模式,改进的重归一化单元,并使用流水线提高解码速度.在Synopsys公司的CoCentric System Studio平台进行了二进制算术解码器体系结构设计,仿真结果表明,本结构能够满足主要档次(main profile)CIF 30fps的实时解码的要求. 展开更多
关键词 自适应二进制算术编码 自适应变长编码 常规解码 上下文模型
在线阅读 下载PDF
基于门控时钟的低功耗CAVLC解码器设计
3
作者 陈光化 万芬芳 翟海华 《电视技术》 北大核心 2007年第12期23-25,共3页
提出了一种应用于H.264/AVC的低功耗上下文自适应变长编码(CAVLC)解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0.25μm工艺,在100MHz时钟约束下,... 提出了一种应用于H.264/AVC的低功耗上下文自适应变长编码(CAVLC)解码器的设计方案。对各解码块和内部寄存器分别采用模块级和寄存器级的时钟门控,关闭空闲的时钟,降低了解码器的动态功耗。该设计采用0.25μm工艺,在100MHz时钟约束下,对门控后的解码器进行功耗分析,结果证明CAVLC解码器的功耗降低了65%。 展开更多
关键词 H.264 AVC标准 上下文自适应变长编码 解码器 门控时钟
在线阅读 下载PDF
H.264基本档次码流解析的专用处理器设计
4
作者 杨昆 张春 王志华 《电视技术》 北大核心 2008年第2期27-29,共3页
针对解析H.264基本档次码流提出一种专用处理器的设计方案,它采用软/硬件联合设计的方法。使硬件电路解码模块可实现每个时钟周期从码流中解析出1个码字的处理速度,比采用树形结构的纯软件方案提高了50倍。
关键词 专用处理器 上下文自适应变长编码 Exp-Golomb编码 H.264/AVC
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部