检索结果-维普期刊中文期刊服务平台

一种增强Verilog建模能力的编译预处理器被引量：3: 1; 作者徐晨蒋华袁红林《计算机工程与应用》 CSCD 北大核心 2006年第17期111-113,122,共4页; 文章讨论了一种增强Verilog硬件描述语言建模能力的编译预处理器的设计问题。VerilogHDL是专用集成电路设计中应用广泛的一种硬件描述语言,它尚存在一些缺陷。编译预处理器的功能是增强数字系统设计中对模块输入输出端口阵列等参数化设... 展开更多; 关键词编译预处理器参数化设计 VERILOG LEX YACC; 在线阅读下载PDF 职称材料

C语言中的编译预处理技术及其灵活运用被引量：3: 2; 作者魏灿秋蒲小琼《计算机应用》 CSCD 1998年第6期54-55,共2页; 编译预处理是Ｃ语言一个重要且特别的功能，在进行Ｃ语言程序设计时，灵活使用编译预处理技术可使源程序模块化结构好，更加清晰和便于阅读，并易于调试和移植。; 关键词编译预处理宏定义 C语言程序设计语言; 在线阅读下载PDF 职称材料

一个新型ASIP编译器的设计和实现被引量：1: 3; 作者任坤严晓浪 +1 位作者秦兴孙玲玲《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第4期553-557,共5页; 为了满足专用指令处理器(ASIP)存储器约束和代码执行的实时性要求,提出了一种同时考虑代码选择和寄存器分配的代码综合生成算法,同步处理代码生成的子问题.该算法基于最优化原理,把无环有向图(DAG)的所有节点构造成一个调度矩阵,把寻找... 展开更多; 关键词专用指令处理器编译器代码生成调度无环有向图动态规划; 在线阅读下载PDF 职称材料

一种高效的Verilog预处理工具的实现: 4; 作者蒋辉张宇弘《江南大学学报（自然科学版）》 CAS 2008年第5期573-578,共6页; 使用Perl语言,采用面向对象的编程(OOP)方法,讨论了一种Verilog预处理工具的设计.这种设计,使该预处理工具能支持多进程预处理,允许同时处理多个文件,从而提高了预处理的效率.本设计由多个函数构成,并且采用Package形式对预处理工具进... 展开更多; 关键词编译预处理包 VERILOG硬件描述语言类面向对象的编程; 在线阅读下载PDF 职称材料

一种指令特性可扩展的汇编器体系结构被引量：1: 5; 作者齐歆瑜陈章龙涂时亮《计算机应用与软件》 CSCD 2010年第10期255-257,共3页; 对嵌入式处理器的汇编器进行讨论,提出一种指令特性可扩展的汇编器体系结构。在这种体系结构下能有效地加入新的指令或是改进已有指令的功能,并根据此体系结构为汇编器加入两条编译预处理命令。采用该体系结构的汇编器,能够有效降低汇... 展开更多; 关键词汇编器指令特性可扩展编译预处理; 在线阅读下载PDF 职称材料

题名一种增强Verilog建模能力的编译预处理器被引量：3: 1; 作者徐晨蒋华袁红林; 机构南通大学江苏省ASIC设计重点实验室东南大学集成电路学院南通大学电子信息学院; 出处《计算机工程与应用》 CSCD 北大核心 2006年第17期111-113,122,共4页; 基金国家863高技术研究发展计划资助项目(编号:2005AA123320); 文摘文章讨论了一种增强Verilog硬件描述语言建模能力的编译预处理器的设计问题。VerilogHDL是专用集成电路设计中应用广泛的一种硬件描述语言,它尚存在一些缺陷。编译预处理器的功能是增强数字系统设计中对模块输入输出端口阵列等参数化设计的能力。在分析IEEEVerilog1364—2001建模特性的基础上,基于LEX和YACC设计出专门的编译预处理器,显著降低了程序规模,可以方便地嵌入其他仿真或综合工具中,增强了VerilogHDL参数化的建模特性。; 关键词编译预处理器参数化设计 VERILOG LEX YACC; Keywords preprocessor, parameterized design, Verilog, LEX, YACC; 分类号 TP312 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名C语言中的编译预处理技术及其灵活运用被引量：3: 2; 作者魏灿秋蒲小琼; 机构四川联合大学成都纺织专科学校; 出处《计算机应用》 CSCD 1998年第6期54-55,共2页; 文摘编译预处理是Ｃ语言一个重要且特别的功能，在进行Ｃ语言程序设计时，灵活使用编译预处理技术可使源程序模块化结构好，更加清晰和便于阅读，并易于调试和移植。; 关键词编译预处理宏定义 C语言程序设计语言; 分类号 TP312C [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一个新型ASIP编译器的设计和实现被引量：1: 3; 作者任坤严晓浪秦兴孙玲玲; 机构浙江大学超大规模集成电路设计研究所; 出处《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第4期553-557,共5页; 基金国家"863"高技术研究发展计划资助项目(2005AA1Z1271); 文摘为了满足专用指令处理器(ASIP)存储器约束和代码执行的实时性要求,提出了一种同时考虑代码选择和寄存器分配的代码综合生成算法,同步处理代码生成的子问题.该算法基于最优化原理,把无环有向图(DAG)的所有节点构造成一个调度矩阵,把寻找代码优化的问题转化成在调度DAG中寻找一条优化路径,大大降低了算法的时间复杂度.并应用算法构造了一个编译器后端,测试表明,该算法能够正确地生成目标代码,和传统的分步优化算法相比,减小了目标代码的空间尺寸,降低了寄存器溢出的几率.; 关键词专用指令处理器编译器代码生成调度无环有向图动态规划; Keywords application specific instruction processor compiler code generation schedule directed acyclic graph （SDAG） dynamical programming; 分类号 TP314 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种高效的Verilog预处理工具的实现: 4; 作者蒋辉张宇弘; 机构浙江大学超大规模集成电路设计研究所; 出处《江南大学学报（自然科学版）》 CAS 2008年第5期573-578,共6页; 文摘使用Perl语言,采用面向对象的编程(OOP)方法,讨论了一种Verilog预处理工具的设计.这种设计,使该预处理工具能支持多进程预处理,允许同时处理多个文件,从而提高了预处理的效率.本设计由多个函数构成,并且采用Package形式对预处理工具进行封装,外界环境通过调用Package里面的函数进行预处理,以及间接访问Package的内部数据结构.实验结果表明,该预处理工具能完全实现Verilog预处理的功能,与非OOP设计的预处理工具比较,OOP方法明显提高了预处理工具的效率.; 关键词编译预处理包 VERILOG硬件描述语言类面向对象的编程; Keywords preprocess package verilog class OOP; 分类号 TP312 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种指令特性可扩展的汇编器体系结构被引量：1: 5; 作者齐歆瑜陈章龙涂时亮; 机构复旦大学计算机科学技术学院; 出处《计算机应用与软件》 CSCD 2010年第10期255-257,共3页; 文摘对嵌入式处理器的汇编器进行讨论,提出一种指令特性可扩展的汇编器体系结构。在这种体系结构下能有效地加入新的指令或是改进已有指令的功能,并根据此体系结构为汇编器加入两条编译预处理命令。采用该体系结构的汇编器,能够有效降低汇编器的开发维护难度,同时能够增加汇编程序的编写效率。; 关键词汇编器指令特性可扩展编译预处理; Keywords Assembler Instruction feature-extensible Compiling pre-processing; 分类号 TP368.1 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	一种增强Verilog建模能力的编译预处理器	徐晨蒋华袁红林	《计算机工程与应用》 CSCD 北大核心	2006	3	在线阅读下载PDF 职称材料
2	C语言中的编译预处理技术及其灵活运用	魏灿秋蒲小琼	《计算机应用》 CSCD	1998	3	在线阅读下载PDF 职称材料
3	一个新型ASIP编译器的设计和实现	任坤严晓浪秦兴孙玲玲	《浙江大学学报（工学版）》 EI CAS CSCD 北大核心	2008	1	在线阅读下载PDF 职称材料
4	一种高效的Verilog预处理工具的实现	蒋辉张宇弘	《江南大学学报（自然科学版）》 CAS	2008	0	在线阅读下载PDF 职称材料
5	一种指令特性可扩展的汇编器体系结构	齐歆瑜陈章龙涂时亮	《计算机应用与软件》 CSCD	2010	1	在线阅读下载PDF 职称材料