期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
H.265帧内模式判决并行计算方法研究与实现
被引量：
2
1
作者
李申
柴志雷
+2 位作者
严伟
夏珺
赵建斌
《小型微型计算机系统》
CSCD
北大核心
2018年第11期2523-2527,共5页
针对H.265帧内编码算法编码速度慢的问题,基于现场可编程逻辑门阵列(FPGA)设计了一种并行帧内模式判决架构.首先通过理论推导,证明可以将多层次多尺度编码块的模式判决问题转化为单一层次多个小尺度编码块模式判决的叠加问题;其次,在编...
针对H.265帧内编码算法编码速度慢的问题,基于现场可编程逻辑门阵列(FPGA)设计了一种并行帧内模式判决架构.首先通过理论推导,证明可以将多层次多尺度编码块的模式判决问题转化为单一层次多个小尺度编码块模式判决的叠加问题;其次,在编码块内部通过细粒度并行实现快速模式判决,在编码块之间通过窗口流水方式实现快速处理;最终在FPGA上设计并实现了该帧内快速模式判决架构.实验结果表明,本文算法最高可达到93.6x的加速比,且编码后的视频质量损失较小(PSNR平均降低0.71dB).
展开更多
关键词
视频
编码
FPGA
模式判决
编码块叠加
细粒度并行
在线阅读
下载PDF
职称材料
题名
H.265帧内模式判决并行计算方法研究与实现
被引量：
2
1
作者
李申
柴志雷
严伟
夏珺
赵建斌
机构
江南大学物联网工程学院
数学工程与先进计算国家重点实验室
北京大学软件与微电子学院
出处
《小型微型计算机系统》
CSCD
北大核心
2018年第11期2523-2527,共5页
基金
国家重点研发计划专项(2016YFC0801001)资助
数学工程与先进计算国家重点实验室开放基金项目(2017A08)资助
文摘
针对H.265帧内编码算法编码速度慢的问题,基于现场可编程逻辑门阵列(FPGA)设计了一种并行帧内模式判决架构.首先通过理论推导,证明可以将多层次多尺度编码块的模式判决问题转化为单一层次多个小尺度编码块模式判决的叠加问题;其次,在编码块内部通过细粒度并行实现快速模式判决,在编码块之间通过窗口流水方式实现快速处理;最终在FPGA上设计并实现了该帧内快速模式判决架构.实验结果表明,本文算法最高可达到93.6x的加速比,且编码后的视频质量损失较小(PSNR平均降低0.71dB).
关键词
视频
编码
FPGA
模式判决
编码块叠加
细粒度并行
Keywords
video encoding
FPGA
mode decision
CU superposition
fine-grained parallel
分类号
TP37 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
H.265帧内模式判决并行计算方法研究与实现
李申
柴志雷
严伟
夏珺
赵建斌
《小型微型计算机系统》
CSCD
北大核心
2018
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
