期刊文献+
共找到33篇文章
< 1 2 >
每页显示 20 50 100
硅材料功率半导体器件结终端技术的新发展 被引量:17
1
作者 张彦飞 吴郁 +1 位作者 游雪兰 亢宝位 《电子器件》 CAS 2009年第3期538-546,共9页
综述了硅材料功率半导体器件常用结终端技术的新发展。介绍了场板、场限环、结终端延伸、横向变掺杂、深槽、超结器件的终端等一系列终端技术发展中出现的新结构、新原理和新数据,并对其优缺点与适用范围进行了说明。
关键词 功率器件 结终端 击穿电压
在线阅读 下载PDF
特高压晶闸管结终端造型技术 被引量:1
2
作者 高山城 李罛 +3 位作者 吴飞鸟 吴涛 袁渊 何杉 《半导体技术》 CAS CSCD 北大核心 2015年第2期129-135,共7页
分析了传统晶闸管结终端造型技术的优缺点。基于双负角结终端造型技术,通过径向变掺杂技术和类台面造型技术改进,发展了一种全新的结终端造型技术。该技术不仅使芯片极薄化,而且使结终端造型占用芯片长度极小化,同时使有效导通长度极大... 分析了传统晶闸管结终端造型技术的优缺点。基于双负角结终端造型技术,通过径向变掺杂技术和类台面造型技术改进,发展了一种全新的结终端造型技术。该技术不仅使芯片极薄化,而且使结终端造型占用芯片长度极小化,同时使有效导通长度极大化。制造并测试了三种不同结终端造型技术的样品,测试结果表明,采用该技术的样品在不降低阻断电压(≥8 000 V)前提下,具有更小的漏电流(2.50 m A);在流过相同的通态电流(4 500 A)时,具有更小的通态压降1.782 V;而且反向恢复电荷、dv/dt耐量、di/dt耐量、关断时间等得到全面优化。成功研制了6英寸(1英寸=2.54 cm)电流为4 500 A、阻断电压为8 500 V的特高压晶闸管,其动态特性和参数的一致性满足设计及应用要求。 展开更多
关键词 结终端 变掺杂 类台面 阻断电压 通态电流 通态压降
在线阅读 下载PDF
对拥有结终端保护的高压4H-SiC PIN二极管的研究 被引量:2
3
作者 张发生 陈育林 《固体电子学研究与进展》 CAS CSCD 北大核心 2012年第3期225-229,共5页
在对4H-SiC高压PIN二极管进行了理论分析的基础上,利用仿真软件ISE10.0对具有结终端保护的高压4H-SiC PIN二极管耐压特性进行了模拟仿真计算,并取得了很多有价值的计算结果。利用平面制造工艺,结合仿真提取的参数,试制了高压4H-SiC PIN... 在对4H-SiC高压PIN二极管进行了理论分析的基础上,利用仿真软件ISE10.0对具有结终端保护的高压4H-SiC PIN二极管耐压特性进行了模拟仿真计算,并取得了很多有价值的计算结果。利用平面制造工艺,结合仿真提取的参数,试制了高压4H-SiC PIN二极管。实验测试结果表明,仿真计算的结果与实际样品测试的数据一致性较好,实测此器件击穿电压值已达到1 650V。 展开更多
关键词 碳化硅 二极管 结终端 模拟 击穿电压 工艺
在线阅读 下载PDF
基于结终端扩展的4H-SiC肖特基势垒二极管研制 被引量:2
4
作者 张发生 李欣然 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第1期146-149,共4页
采用高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,离子注入形成结终端扩展表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。实验测量其反向击... 采用高真空电子束热蒸发金属Ni分别作肖特基接触和欧姆接触,离子注入形成结终端扩展表面保护,研制出Ni/4H-SiC肖特基势垒二极管(SBD)。I-V特性测量说明,Ni/4H-SiCSBD有较好的整流特性,热电子发射是其主要的运输机理。实验测量其反向击穿电压达1800V,且反向恢复特性为32ns。 展开更多
关键词 碳化硅 肖特基势垒二极管 结终端扩展 欧姆接触
在线阅读 下载PDF
基于全集成自提取结终端隔离BCD新工艺的场致发光高压驱动芯片 被引量:1
5
作者 黄伟 胡南中 +1 位作者 李海鸥 于宗光 《电子学报》 EI CAS CSCD 北大核心 2013年第9期1858-1862,共5页
本文提出可集成自提取结终端的0135Lm 150V-BCD(双极-互补金属氧化物半导体-双重扩散金属氧化物半导体)全套新型高压工艺.利用此工艺研制出100V场致发光用高低侧驱动芯片,并提出了基于双极器件BC(双极集电极)结短路自提取结终端新工艺... 本文提出可集成自提取结终端的0135Lm 150V-BCD(双极-互补金属氧化物半导体-双重扩散金属氧化物半导体)全套新型高压工艺.利用此工艺研制出100V场致发光用高低侧驱动芯片,并提出了基于双极器件BC(双极集电极)结短路自提取结终端新工艺与新结构,既可满足场致发光高压驱动芯片应用,又能取代传统采用氧化扩散工艺的P-ISO(P型隔离结构)传统隔离结构,显著简化了工艺和提高了芯片的高集成度,确保片内集成的低电阻率VDNMOS/LDPMOS(N型垂直双扩散金属氧化物半导体场效应晶体管/P型横向扩散金属氧化物半导体场效应晶体管)高压驱动模块与低压逻辑控制模块在100V高压脉冲交替工作状况下无负电位、EMMI(微光显微镜)等寄生现象出现. 展开更多
关键词 BCD(双极-互补金属氧化物半导体-双重扩散金属氧化物半导体) 场致发光 自提取结终端 高低 侧全桥驱动
在线阅读 下载PDF
VDMOS结终端技术对比研究 被引量:2
6
作者 赵圣哲 李理 赵文魁 《半导体技术》 CAS CSCD 北大核心 2016年第1期46-50,共5页
垂直双扩散金属-氧化物半导体场效应管(VDMOS)器件的反向耐压能力主要取决于器件结构中的特定pn结反偏击穿电压,由于pn结特性,击穿通常发生在结终端。随着结终端技术的发展,功率VDMOS器件的击穿特性有了很大的提升。主要介绍了几种目前... 垂直双扩散金属-氧化物半导体场效应管(VDMOS)器件的反向耐压能力主要取决于器件结构中的特定pn结反偏击穿电压,由于pn结特性,击穿通常发生在结终端。随着结终端技术的发展,功率VDMOS器件的击穿特性有了很大的提升。主要介绍了几种目前常用的结终端技术的结构及工作原理,包括场限环技术、p+偏移技术、横向变掺杂技术、结终端扩展技术和RESURF技术。重点探讨了每种方法的优缺点,并指出几种结终端技术不同的设计难度、工艺控制和实现要点等。同时固定元胞设计,采用不同的结终端技术试制了600 V VDMOS产品,对比了采用不同结终端技术制作芯片的工艺制造以及成本,可为实际的制造生产提供理论指导。 展开更多
关键词 结终端 场限环(FLR)技术 p+偏移技术 横向变掺杂(VLD)技术 结终端扩展(JTE)技术 RESURF技术
在线阅读 下载PDF
平面结终端场位分析的数值方法综述
7
作者 唐本奇 高玉民 罗晋生 《微电子学与计算机》 CSCD 北大核心 1997年第3期1-2,29,共3页
本文对高压平面结终端结构优化设计中采用的各种数值方法开展了分析和比较,总结了其中的一般性规律,对终端结构优化设计的发展提出了自己的看法。
关键词 平面结终端技术 器件物理方程 硅功率器件
在线阅读 下载PDF
高压功率MOSFET结终端保护技术及其组合优化设计 被引量:1
8
作者 陈利 李开航 郭东辉 《现代电子技术》 2006年第11期71-74,78,共5页
场板与场限环是用来提高功率MOSFET抗电压击穿能力的常用结终端保护技术,文章将分别介绍场板与场限环结终端保护技术各自的特点和耐压敏感参数,通过场板和场限环的互补组合来优化设计一款高耐压的VDMOS器件结构,最后采用ATHENA(工艺模拟... 场板与场限环是用来提高功率MOSFET抗电压击穿能力的常用结终端保护技术,文章将分别介绍场板与场限环结终端保护技术各自的特点和耐压敏感参数,通过场板和场限环的互补组合来优化设计一款高耐压的VDMOS器件结构,最后采用ATHENA(工艺模拟)和ATLAS(器件模拟)工具来仿真验证优化设计的结果。 展开更多
关键词 高压 功率MOSFET 结终端保护 场板 场限环
在线阅读 下载PDF
一种新型4H-SiC BJT结终端结构研究
9
作者 刘曦麟 张波 +1 位作者 张有润 邓小川 《微纳电子技术》 CAS 北大核心 2010年第2期76-79,共4页
设计了一种应用于4H-SiC BJT的新型结终端结构。该新型结终端结构通过对基区外围进行刻蚀形成单层刻蚀型外延终端,辅助耐压的p+环位于刻蚀型外延终端的表面,采用离子注入的方式,与基极接触的p+区同时形成。借助半导体数值分析软件SILVA... 设计了一种应用于4H-SiC BJT的新型结终端结构。该新型结终端结构通过对基区外围进行刻蚀形成单层刻蚀型外延终端,辅助耐压的p+环位于刻蚀型外延终端的表面,采用离子注入的方式,与基极接触的p+区同时形成。借助半导体数值分析软件SILVACO,对基区外围的刻蚀厚度和p+环的间距进行了优化。仿真分析结果表明,当刻蚀厚度为0.8μm,环间距分别为8,10和9μm时,能获得最高击穿电压。新结构与传统保护环(GR)和传统结终端外延(JTE)相比,BVCEO分别提高了34%和15%。利用该新型终端结构,得到共发射极电流增益β>47、共发射极击穿电压BVCEO为1 570V的4H-SiC BJT器件。 展开更多
关键词 4H-碳化硅 双极型晶体管 结终端技术 击穿电压 数值分析
在线阅读 下载PDF
IGBT领域结终端技术申请人的专利分析 被引量:2
10
作者 周天微 《科学技术创新》 2018年第26期44-45,共2页
结终端技术对于IGBT等高压功率半导体器件有着重要意义,本文主要从该领域的申请人以及重要申请人的技术入手,分析该领域的专利申请状况,并对一些重要技术进行了分析。
关键词 结终端 申请人 重要技术
在线阅读 下载PDF
4H-SiC肖特基势垒二极管结终端刻蚀技术研究
11
作者 王嘉铭 钮应喜 +8 位作者 裴紫微 赵妙 杨霏 李俊杰 李俊峰 张静 许恒宇 金智 刘新宇 《智能电网》 2016年第6期550-553,共4页
碳化硅(SiC)材料在高温、高压、大功率等器件领域有着广阔的应用前景。结终端技术(junction terminal technology,JTT)直接影响着高压SiC肖特基势垒二极管(Schottky barrier diodes,SBD)的耐压性能,而刻蚀技术又是制备结终端结构的关键... 碳化硅(SiC)材料在高温、高压、大功率等器件领域有着广阔的应用前景。结终端技术(junction terminal technology,JTT)直接影响着高压SiC肖特基势垒二极管(Schottky barrier diodes,SBD)的耐压性能,而刻蚀技术又是制备结终端结构的关键技术。研究通过使用SF_6/O_2/Ar、BCl_3/Cl_2/Ar、CF_4/O_2/Ar等不同刻蚀气体体系对SiC材料进行刻蚀,经过一系列的技术优化,最终开发出硬掩蔽倾斜结合CF_4/O_2/Ar气体干法刻蚀SiC的结终端技术。该技术在改善SiC肖特基势垒二极管击穿电压方面有着积极的作用。 展开更多
关键词 SIC 肖特基势垒二极管 结终端技术 耐压性能
在线阅读 下载PDF
GaN垂直结构器件结终端设计
12
作者 徐嘉悦 王茂俊 +3 位作者 魏进 解冰 郝一龙 沈波 《电子与封装》 2023年第1期40-51,共12页
得益于优异的材料性能,基于宽禁带半导体氮化镓(GaN)的功率电子器件得到广泛关注。与横向的高电子迁移率晶体管(HEMT)结构相比,垂直结构的GaN功率器件更易于实现高耐压和大电流,且其不被表面陷阱态影响,性能较为稳定,有望进一步拓展在... 得益于优异的材料性能,基于宽禁带半导体氮化镓(GaN)的功率电子器件得到广泛关注。与横向的高电子迁移率晶体管(HEMT)结构相比,垂直结构的GaN功率器件更易于实现高耐压和大电流,且其不被表面陷阱态影响,性能较为稳定,有望进一步拓展在中高压领域的应用。在垂直器件中,一个重要的设计是利用结终端来扩展器件内部电场的分布,减轻或消除结边缘的电场集聚效应,防止功率器件的过早击穿。结合GaN垂直结构肖特基二极管(SBD)以及PN结二极管(PND),回顾了常用的结终端设计方法和工艺技术,对各自的优缺点进行了总结。此外,GaN的材料性能与传统硅(Si)以及碳化硅(SiC)材料存在较大差异,讨论了其对结终端设计和制备的影响。 展开更多
关键词 宽禁带半导体 氮化镓 垂直构器件 二极管 结终端
在线阅读 下载PDF
p-GaN/n-Ga_(2)O_(3)结终端延伸肖特基二极管结构仿真研究
13
作者 常青原 贾富春 +3 位作者 李萌迪 侯斌 杨凌 马晓华 《空间电子技术》 2023年第5期45-49,共5页
由于缺少p型氧化镓,造成调制电场十分有效的pn结结终端延伸(junction terminal extension,JTE)结构无法使用,提出采用p-GaN与n-Ga_(2)O_(3)之间形成pn结JTE结构,有效解决了这一问题。同时为进一步提升氧化镓肖特基二极管击穿电压提供理... 由于缺少p型氧化镓,造成调制电场十分有效的pn结结终端延伸(junction terminal extension,JTE)结构无法使用,提出采用p-GaN与n-Ga_(2)O_(3)之间形成pn结JTE结构,有效解决了这一问题。同时为进一步提升氧化镓肖特基二极管击穿电压提供理论指导,运用Silvaco软件对p-GaN/n-Ga_(2)O_(3)结终端延伸肖特基二极管(schottky barrier diode,SBD)进行了仿真研究,通过与对照肖特基二极管对比发现采用p-GaN/n-Ga_(2)O_(3)JTE结构的SBD击穿电压由880V增加到1349V,代价是器件正向导通电阻略微增加,由4.68mΩ·cm^(2)增至5.62mΩ·cm^(2)。探究了p-GaN深度对肖特基二极管特性的影响,发现p-GaN深度由0.3μm增加到1.2μm,器件击穿电压由1349V进一步提升到1685V,同时器件导通电阻基本不发生变化。通过仿真实验证明了p-GaN/n-Ga_(2)O_(3)JTE结构提升SBD反向击穿特性的可行性。 展开更多
关键词 p型氮化镓 氧化镓 结终端延伸 肖特基二极管
在线阅读 下载PDF
一种高压4H-SiC二极管改进场限环结终端结构
14
作者 查祎英 田亮 杨霏 《微纳电子技术》 CAS 北大核心 2015年第2期75-79,共5页
设计了一种用于3.3 kV4H-SiC肖特基二极管的场限环(FLR)结终端保护结构。该结终端保护结构是通过在高能离子注入形成二极管p+有源区的同时在结边缘形成多个不同间距的p+场限环来实现的,以避免多次离子注入。借助半导体数值仿真软件Silva... 设计了一种用于3.3 kV4H-SiC肖特基二极管的场限环(FLR)结终端保护结构。该结终端保护结构是通过在高能离子注入形成二极管p+有源区的同时在结边缘形成多个不同间距的p+场限环来实现的,以避免多次离子注入。借助半导体数值仿真软件Silvaco,对制备二极管所用的4H-SiC材料外延层耐压特性进行了仿真验证;对场限环的环间距和场限环宽度进行了优化,形成由34个宽度5μm的场限环构成的场限环结终端结构。以此为基础,采用4英寸(1英寸=2.54 cm)n型4H-SiC外延片成功制备了3.3 kV4H-SiC二极管器件。简述了制备工艺流程,给出了部分关键工艺参数。对二极管芯片进行了在片测试和分析,反向漏电流密度1 mA/cm2时的击穿电压约为3.9 kV,且70%以上的二极管耐压可达到3.6 kV以上,验证了这一场限环结终端的可行性。 展开更多
关键词 结终端 场限环(FLR) 碳化硅二极管 击穿电压 器件仿真
在线阅读 下载PDF
建模分析GaN基二极管的p型结终端影响
15
作者 黄永 《中国集成电路》 2023年第7期48-52,91,共6页
为防止功率器件局部电场尖峰导致的初始撞击电离和破坏性击穿,通常硅(Si)或碳化硅(SiC)基器件采用边缘终端结构,而该技术在氮化镓(GaN)基功率器件上受限于加工工艺而未能普及。本文基于器件级仿真计算,拟用p型GaN和p型氧化镍(NiO)分别... 为防止功率器件局部电场尖峰导致的初始撞击电离和破坏性击穿,通常硅(Si)或碳化硅(SiC)基器件采用边缘终端结构,而该技术在氮化镓(GaN)基功率器件上受限于加工工艺而未能普及。本文基于器件级仿真计算,拟用p型GaN和p型氧化镍(NiO)分别作为结终端(JTE),来分析GaN基准垂直肖特基二极管的耐压机制。基于仿真结果推测p型NiO JTE可显著提高二极管的耐压,这得益于NiO和GaN异质界面存在带阶差形成的势垒,可阻碍少数载流子形成漏电流。 展开更多
关键词 氮化镓 氧化镍 二极管 结终端 耐压
在线阅读 下载PDF
结终端扩展技术
16
《世界电子元器件》 2012年第1期58-58,共1页
结终端扩展(JTE)技术最早由A.K.Temple等人提出,其作用是控制高压器件的表面电场。最早的JTE为横向变掺杂技术将终端区分为多区,靠近主结的JTE区保持较高的浓度,以减弱主结电场,最外区保持较低的浓度,从而降低自身的电场强度... 结终端扩展(JTE)技术最早由A.K.Temple等人提出,其作用是控制高压器件的表面电场。最早的JTE为横向变掺杂技术将终端区分为多区,靠近主结的JTE区保持较高的浓度,以减弱主结电场,最外区保持较低的浓度,从而降低自身的电场强度,这种工艺难度大而且复杂,不适用于批量生产。 展开更多
关键词 扩展技术 结终端 表面电场 高压器件 掺杂技术 电场强度 批量生产 终端
在线阅读 下载PDF
250V VDMOS场限环终端的抗单粒子加固研究
17
作者 唐新宇 徐海铭 +1 位作者 廖远宝 张庆东 《微电子学与计算机》 2025年第1期117-124,共8页
基于Sentaurus TCAD二维数值仿真方法,对N沟道250 V功率垂直双扩散金属氧化物半导体器件(Vertical Double-diffsed:Metal-Oxide-Semiconductor,VDMOS)的场限环(Field Limit Ring,FLR)终端单粒子烧毁(Single Event Burnout,SEB)机理进行... 基于Sentaurus TCAD二维数值仿真方法,对N沟道250 V功率垂直双扩散金属氧化物半导体器件(Vertical Double-diffsed:Metal-Oxide-Semiconductor,VDMOS)的场限环(Field Limit Ring,FLR)终端单粒子烧毁(Single Event Burnout,SEB)机理进行了深入研究。在此基础上,提出了终端缓冲层的加固方案,并通过实验证明了其有效性。FLR终端的SEB最敏感位置在主结与FLR1之间。重离子入射后,产生大量的电子-空穴对,并在漏端电场的加速作用下发生碰撞电离,产生极高的瞬态电流,在局部产生高热引发烧毁。针对FLR终端的单粒子性能提升,提出了缓冲外延层的优化方案。经过仿真验证,缓冲层可以削弱衬底-外延交界处的碰撞电离,降低了重离子入射产生的峰值电流,并缩短电流恢复时间,能够将FLR结构的SEB安全性提升50%以上。对终端缓冲层加固的样品进行118Ta离子实验验证,与普通结构对比,结果证明该结构可以有效降低重离子对终端区的损伤,辐照后IDSS漏电降低4个量级以上。 展开更多
关键词 功率VDMOS 单粒子 结终端 场限环 缓冲层
在线阅读 下载PDF
沟槽负斜角终端结构的耐压机理与击穿特性分析 被引量:3
18
作者 王彩琳 于凯 《固体电子学研究与进展》 CAS CSCD 北大核心 2011年第4期345-349,共5页
对常用的场限环(FLR)和正、负斜角终端结构的耐压机理进行了简要分析,讨论了其结构参数的优化方法。基于GTR台面终端结构,在功率M O SFET中引入了一种类似的沟槽负斜角终端结构。利用ISE软件对其耐压机理和击穿特性进行了模拟与分析。... 对常用的场限环(FLR)和正、负斜角终端结构的耐压机理进行了简要分析,讨论了其结构参数的优化方法。基于GTR台面终端结构,在功率M O SFET中引入了一种类似的沟槽负斜角终端结构。利用ISE软件对其耐压机理和击穿特性进行了模拟与分析。结果表明,采用沟槽负斜角终端结构会使功率M O SFET的耐压达到其平行平面结击穿电压的92.6%,而所占的终端尺寸仅为场限环的80%。 展开更多
关键词 结终端 场限环 沟槽 负斜角
在线阅读 下载PDF
一种900 V JTE结构VDMOS终端设计 被引量:1
19
作者 石存明 冯全源 陈晓培 《微电子学与计算机》 CSCD 北大核心 2016年第4期129-132,共4页
垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Transistor,VDMOS)是由Pbody与外延层之间形成的PN结承受电压,由于工艺限制,元胞区域只能设计为突变结,而终端区域最常用的结构为场限环,... 垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Transistor,VDMOS)是由Pbody与外延层之间形成的PN结承受电压,由于工艺限制,元胞区域只能设计为突变结,而终端区域最常用的结构为场限环,在原理上也相当于突变结耐压.结合结终端扩展(Junction Termination Extension,JTE)技术,引入缓变结耐压,设计了一款900V的终端结构,实现了992.0V的仿真击穿电压,终端效率达到了98.6%,而且有效终端长度仅有130.2μm,在较大程度上减小了芯片的占用面积,提高了击穿电压,而且工艺流程与成熟的深阱场限环基本一致,有较好的兼容性. 展开更多
关键词 终端 结终端扩展 缓变 击穿电压
在线阅读 下载PDF
基于埋层结构的高压功率MOS器件终端设计
20
作者 宋迎新 马捷 +4 位作者 侯杰 孙德福 刘进松 李泽宏 任敏 《固体电子学研究与进展》 CAS 北大核心 2022年第5期352-356,共5页
为改善传统结终端延伸(JTE)结构的终端注入剂量偏低、终端对表面固定电荷敏感、终端尺寸优化不够等缺陷,设计了一种基于场板(FP)与埋层(BL)的新型终端结构,用于降低表面固定电荷对击穿电压的影响,并且通过提高JTE区域的掺杂剂量,同时优... 为改善传统结终端延伸(JTE)结构的终端注入剂量偏低、终端对表面固定电荷敏感、终端尺寸优化不够等缺陷,设计了一种基于场板(FP)与埋层(BL)的新型终端结构,用于降低表面固定电荷对击穿电压的影响,并且通过提高JTE区域的掺杂剂量,同时优化表面电场,实现了终端电场更加均衡,提高了击穿电压及减少结终端尺寸。利用仿真软件对提出的新型终端结构进行仿真,对新结构的电场分布、击穿电流电压曲线、击穿电压随终端JTE区注入剂量变化和击穿电压随表面固定电荷Qf变化四个方面进行分析,结果表明:相比传统JTE终端,本文设计的新型终端尺寸缩短16%,耐压提升约20%,同时可靠性也有所提升。 展开更多
关键词 结终端扩展 埋层 高能离子注入 金属场板 击穿电压
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部