期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
细粒度并行计算编程模型研究 被引量:10
1
作者 刘伟峰 王智广 《微电子学与计算机》 CSCD 北大核心 2008年第10期103-106,共4页
作为应用软件模型和计算机硬件之间的桥梁,编程模型在计算机领域的重要性不言而喻.但随着具备细粒度并行计算能力的多核心微处理器进入主流市场,与之相适应的编程模型发展却相对滞后.对细粒度的并行计算编程模型进行研究.首先,介绍3种... 作为应用软件模型和计算机硬件之间的桥梁,编程模型在计算机领域的重要性不言而喻.但随着具备细粒度并行计算能力的多核心微处理器进入主流市场,与之相适应的编程模型发展却相对滞后.对细粒度的并行计算编程模型进行研究.首先,介绍3种典型的多核心微处理器体系结构;其次,介绍3个已有的细粒度并行计算编程模型;最后,探讨并行计算编程模型的必备条件. 展开更多
关键词 细粒度并行计算 图形处理器 图形处理器的通用计算 CELL 统一计算设备架构
在线阅读 下载PDF
一种基于FPGA的变电站仿真模型并行解法
2
作者 张炳达 乔平 +1 位作者 王潇 陈雄 《智能电网》 2016年第10期1012-1018,共7页
为降低变电站培训仿真系统的建设成本,研究一种基于可编程逻辑器件(field-programmable gate array,FPGA)的变电站仿真模型并行解法。在分析梯形法和因子表法求解仿真模型的基础上,设计一种以乘–除–加运算为基本粒度的并行计算平台。... 为降低变电站培训仿真系统的建设成本,研究一种基于可编程逻辑器件(field-programmable gate array,FPGA)的变电站仿真模型并行解法。在分析梯形法和因子表法求解仿真模型的基础上,设计一种以乘–除–加运算为基本粒度的并行计算平台。为方便地进行消去节点排序和消去任务分配,用单线图描述变电站结构,并给出节点消去计算量与节点度之间的关系。为缩短仿真模型的求解时间,采用基于最小视在消去计算量的消去节点安排方法,以及等待方式与替代方式相结合的消去任务分配方法。实践表明,采用所提出的并行计算平台和任务分配策略,一个具有88?4个节点的变电站一次系统能以50?s仿真步长在一块EP3C120上运行。 展开更多
关键词 变电站 培训仿真 细粒度并行计算 节点消去次序 任务分配策略
在线阅读 下载PDF
面向流体机械仿真的层次化并行计算模型 被引量:1
3
作者 肖兮 刘闯 +3 位作者 何锋 张琼 张兴军 董小社 《西安交通大学学报》 EI CAS CSCD 北大核心 2019年第2期121-127,共7页
随着流体机械基础并行算法的发展,传统的单核处理器已经不能很好地满足先进流体机械研发的技术需求,为此本文深入研究了流体机械的物理模型以及高性能计算机架构特点,设计并实现了能够充分表达物理模型并行性的高效的面向流体机械仿真... 随着流体机械基础并行算法的发展,传统的单核处理器已经不能很好地满足先进流体机械研发的技术需求,为此本文深入研究了流体机械的物理模型以及高性能计算机架构特点,设计并实现了能够充分表达物理模型并行性的高效的面向流体机械仿真的层次化并行计算模型(HP2H)。HP2H模型充分考虑流体机械的多层几何结构以及高性能计算机的多层逻辑架构,深入挖掘计算平台、计算模型以及物理模型的并行性,实现从物理模型到计算资源的高效任务映射。依据具体的轴流压气机转子数值模拟的实际应用背景,结合粗粒度并行和细粒度并行对模型进行实现。对HP2H计算模型进行了功能测试和性能测试,当计算核心从36核提升到432核时,计算性能提升约12倍,并行效率达到了100%。实验结果表明,HP2H计算模型不但在正确地对流体机械进行数值模拟的前提下实现了较好的计算性能,并且由于HP2H计算模型结合了粗粒度并行与细粒度并行,因而可以在不同的计算平台上运行,还可以便捷地实现计算规模的扩展,具有良好的可移植性与可扩展性。 展开更多
关键词 流体机械 粒度并行 细粒度并行 并行计算模型
在线阅读 下载PDF
紧耦合异构线程处理器
4
作者 李文青 齐寒 +2 位作者 肖子原 朱威浦 王剑 《高技术通讯》 CAS 2023年第2期113-123,共11页
异构计算为系统达到更高的性能功耗比提供了新的思路和方向,但异构系统中中央处理器(CPU)和加速器协同执行任务的过程中大量的控制信号传输和数据搬运始终是系统性能的一个重要瓶颈。对此,本文提出了一种紧耦合异构线程处理器结构,包括... 异构计算为系统达到更高的性能功耗比提供了新的思路和方向,但异构系统中中央处理器(CPU)和加速器协同执行任务的过程中大量的控制信号传输和数据搬运始终是系统性能的一个重要瓶颈。对此,本文提出了一种紧耦合异构线程处理器结构,包括一个硬件CPU线程和一个硬件加速器线程,二者采用流水线紧耦合的硬件线程间通信接口和共享存储的方式降低了通信代价,大幅提高了系统性能。为验证该结构的优势,本文在开源BOOM核的基础上设计了硬件线程间通信接口,实现了一个具有高级加密标淮(AES)加速器的紧耦合异构线程处理器,并在现场可编程门阵列(FPGA)上进行了评估。结果显示,在加密任务中,该处理器吞吐量约是Intel Comet Lake使用AES指令集(AES-NI)的5.7倍,是BOOM平台上仅使用通用指令的4000倍。实验进一步验证了通过CPU和加速器快速通信实现的细粒度并行可以取得更多的性能收益。由此得出结论:该结构能敏捷地将加速器整合到CPU周围,有效降低了通信时间,实现CPU线程和加速器线程的细粒度并行,有效地发挥出异构计算的优势,取得可观的性能收益。 展开更多
关键词 异构计算 异构接口 紧耦合 通信 细粒度并行
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部