-
题名纳米级SRAM多位翻转检纠错方法实现
- 1
-
-
作者
薛国凤
安军社
周昌义
-
机构
中国科学院国家空间科学中心
中国科学院大学
-
出处
《哈尔滨工业大学学报》
北大核心
2025年第9期39-45,共7页
-
基金
国家重点研发计划(2022YFF0503900)。
-
文摘
为解决纳米级SRAM(100 nm以内工艺)在航天工程应用中出现的多位翻转问题,依据纳米级SRAM的翻转特性,在传统串行编译码的基础上优化改进,采用并行编译码的方式,实现了基于RS(12,8,4)码的纳米级SRAM的加固方法,在单时钟节拍内实现编译码输出。以FPGA为平台,验证该加固方法的延时和纠错能力。测试结果表明:与Xilinx自带的可检二纠一汉明码的块RAM相比,本文提出的方法访问延时相近,但纠错能力是汉明码的5~8倍;与FUEC-QUAEC、CLC等编译码方法相比,将连续5 bit翻转错误的纠正率提高到100%。采用并行编译码实现的基于RS(12,8,4)码加固方法可用于纳米级SRAM抗多位翻转加固,以较小的延时代价实现纠正一个码字(48 bit)内任意两个符号(最多8 bit)内的错误,可完全纠正空间单粒子环境中出现的单个字内连续5 bit翻转的错误。该加固方法可扩展应用到CPU外部存储器的访问控制以及CPU内部cache的加固,以解决现有航天处理器采用检二纠一码无法纠正其cache多位翻转错误的问题。
-
关键词
单粒子效应
多位翻转
RS编码
纳米级sram
-
Keywords
single event effect
multi-bit upset
RS code
nano-scale sram
-
分类号
TP399
[自动化与计算机技术—计算机应用技术]
-
