期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
流水线模拟数字转换器的权重误差校准
被引量：
1
1
作者
贾华宇
刘丽
张建国
《光学精密工程》
EI
CAS
CSCD
北大核心
2014年第11期3114-3121,共8页
为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,...
为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差。该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行。由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度。应用该技术实现了一个14bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18μm,1p6mCMOS工艺设计,总功耗为260mW,芯片面积为7.161mm2。实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能。
展开更多
关键词
流水线模拟数字转换器
级间增益误差
数字校准
后台校准
状态机
在线阅读
下载PDF
职称材料
500 MS/s 12位流水线 ADC的设计研究
被引量：
3
2
作者
丁博文
苗澎
+2 位作者
黎飞
王欢
谷伟齐
《电子测量与仪器学报》
CSCD
北大核心
2022年第3期130-138,共9页
在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出...
在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。
展开更多
关键词
低压运算放大器
流水线ADC
级间增益误差
电容失配
在线阅读
下载PDF
职称材料
题名
流水线模拟数字转换器的权重误差校准
被引量：
1
1
作者
贾华宇
刘丽
张建国
机构
太原理工大学新型传感器与智能控制教育部重点实验室
出处
《光学精密工程》
EI
CAS
CSCD
北大核心
2014年第11期3114-3121,共8页
基金
国家自然科学基金项目资助(No.61240017)
国家教育部博士点基金项目资助(No.20121402120019)
文摘
为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术。该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差。该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行。由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度。应用该技术实现了一个14bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18μm,1p6mCMOS工艺设计,总功耗为260mW,芯片面积为7.161mm2。实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能。
关键词
流水线模拟数字转换器
级间增益误差
数字校准
后台校准
状态机
Keywords
pipelined Analog-to-Digital Converter（ADC）
interstage gain error
digital calibration
background calibration
finite state machine（FSM）
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
500 MS/s 12位流水线 ADC的设计研究
被引量：
3
2
作者
丁博文
苗澎
黎飞
王欢
谷伟齐
机构
东南大学信息科学与工程学院
出处
《电子测量与仪器学报》
CSCD
北大核心
2022年第3期130-138,共9页
基金
国家重点研发计划(2018YFB2003302)项目资助
文摘
在超高速高精度模数转换器(ADC)设计中,低压运算放大器及其数字辅助校准算法至关重要。基于40 nm CMOS工艺、工作电压1.1 V,设计了一款500 MS/s、12位流水线ADC。系统采用前端无采保结构及低压级间运算放大器以降低系统功耗。本文提出了一种基于数字检测的算法校准级间增益和电容失配误差,使用较小的面积和功耗有效提高了ADC的整体性能。本数字校准方案将ADC的差分非线性(DNL)和积分非线性(INL)从2.4 LSB和5.9 LSB降低为1.7 LSB和0.8 LSB。对于74.83 MHz的正弦信号,校准技术分别实现了63.14 dB的信号-失真噪声比(SNDR)和75.14 dB的无杂散动态范围(SFDR),功耗为123 mW,满足设计指标,证明了带有数字校正的低压流水线ADC设计的有效性。
关键词
低压运算放大器
流水线ADC
级间增益误差
电容失配
Keywords
low voltage opamp
pipeline ADC
inter-stage gain error
capacitor mismatch
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
流水线模拟数字转换器的权重误差校准
贾华宇
刘丽
张建国
《光学精密工程》
EI
CAS
CSCD
北大核心
2014
1
在线阅读
下载PDF
职称材料
2
500 MS/s 12位流水线 ADC的设计研究
丁博文
苗澎
黎飞
王欢
谷伟齐
《电子测量与仪器学报》
CSCD
北大核心
2022
3
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
