期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
一类素因子分解FFT算法
1
作者 郑容 《西北工业大学学报》 EI CAS CSCD 北大核心 1996年第1期44-48,共5页
提出了一类新的素因子分解FFTX法(PFA).该算法可以用非同址的方式实现,也可以用同址的方式实现;既可以输入输出皆为同一顺序而不需要混序,也可以输入输出不为同一顺序而需要混序.同时,还具有新的算法结构,在计算每一维... 提出了一类新的素因子分解FFTX法(PFA).该算法可以用非同址的方式实现,也可以用同址的方式实现;既可以输入输出皆为同一顺序而不需要混序,也可以输入输出不为同一顺序而需要混序.同时,还具有新的算法结构,在计算每一维的小数DFT时,需要变换数据模块的地址.理论分析与计算机仿真实验证明,与传统PFA相比,本文算法可无需混序操作,易于扩展,可同址运算和顺序输入输出,能节省存贮量,提高运算速度。 展开更多
关键词 离散付里叶变换 因子分解算法 信息处理
在线阅读 下载PDF
外辐射源雷达模糊函数的快速算法与硬件实现 被引量:2
2
作者 饶云华 聂文洋 周健康 《系统工程与电子技术》 EI CSCD 北大核心 2020年第9期1953-1960,共8页
外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后... 外辐射源雷达作为一种新体制雷达在探测低空小目标应用中得到了广泛的关注。针对外辐射源雷达利用模糊函数探测目标时延和多普勒频移的计算量大、难以满足系统实时性要求的问题,提出一种快速计算模糊函数方法。首先,将数据进行分段;然后,对分段后数据分别进行相关运算和抽取滤波;最后,用快速傅里叶变换(fast Fourier transform,FFT)算法对数据进行处理,显著提高了模糊函数的计算效率,并在现场可编程逻辑门阵列(field programmable gate array,FPGA)上实现了该算法。实测结果表明了该算法的可行性,研究成果为外辐射源雷达系统算法硬件化提供了参考依据。 展开更多
关键词 外辐射源雷达 模糊函数 现场可编程逻辑门阵列 素因子算法
在线阅读 下载PDF
DRM系统中OFDM模块的高效实现 被引量:5
3
作者 何苗 董在望 徐淑正 《电子科技大学学报》 EI CAS CSCD 北大核心 2007年第5期903-906,共4页
结合世界性数字广播(Digital Radio Mondiale,DRM)系统具有多种鲁棒性模式和带宽占用模式的特点,设计了适用于DRM系统的快速傅里叶变换算法。与其他快速傅里叶变换算法相比较,这种通用长度N的同址、顺序素因子算法点数选取灵活,运算精度... 结合世界性数字广播(Digital Radio Mondiale,DRM)系统具有多种鲁棒性模式和带宽占用模式的特点,设计了适用于DRM系统的快速傅里叶变换算法。与其他快速傅里叶变换算法相比较,这种通用长度N的同址、顺序素因子算法点数选取灵活,运算精度高,可以实现同址、顺序运算,因此其存储量和数据传递次数少,运算量小,运算速度快,且程序结构规整,利于软、硬件实现。该算法也可用于其他采用正交频分复用调制技术的系统。 展开更多
关键词 世界性数字广播 快速傅里叶变换 正交频分复用 素因子算法
在线阅读 下载PDF
任意点存储器结构FFT处理器地址策略 被引量:4
4
作者 夏凯锋 周小平 吴斌 《北京理工大学学报》 EI CAS CSCD 北大核心 2017年第9期953-957,共5页
提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连... 提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88MHz工作频率下功耗只有40.8mW,非常适合LTE系统的应用. 展开更多
关键词 并行地址无冲突 存储器结构FFT处理器 素因子算法 Winograd算法
在线阅读 下载PDF
q×2m的高速FFT处理器设计 被引量:2
5
作者 邓珊珊 孙义 +2 位作者 章立生 莫志锋 谢应科 《计算机研究与发展》 EI CSCD 北大核心 2008年第8期1430-1438,共9页
对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能.提出了一种适合于硬件实现,可处理数据长度为q×2m的FFT算法(q为非2质数)以及基于此算法的FFT处理器设计方法.提出的操作数地址映射方... 对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能.提出了一种适合于硬件实现,可处理数据长度为q×2m的FFT算法(q为非2质数)以及基于此算法的FFT处理器设计方法.提出的操作数地址映射方法充分利用了算法的同址特性,使得在最少的存储空间需求下,达到最大的数据并行性;设计的混合运算单元有效地统一了混合基和q点DFT运算,减少了运算部件的资源占用率,使得多个运算单元的并行成为可能.仿真结果表明,计算16位20480点DFT运算需要7181个时钟周期,系统频率达到了105MHz.不仅有效地扩展了FFT处理器的数据处理范围,同时满足SAR等实时系统对处理速度的要求. 展开更多
关键词 素因子算法 FFT处理器 地址映射算法 并行计算 CORDIC算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部