系统级设计开发工作组及其颁布的标准

1

作者 徐诺 胡永华 +1 位作者 刘方海 高明伦 《微电子学与计算机》 CSCD 北大核心 2002年第11期8-10,共3页

虚拟插座接口联盟”是一个旨在推动SoC产业快速发展,促使片上多模块有效、快速的集成、验证和测试的一个国际权威IP标准化组织。作为VSIA的开发工作组,系统级设计工作组着重于解决系统级元件集成和交换的问题。文章介绍了系统级设计工... 虚拟插座接口联盟”是一个旨在推动SoC产业快速发展,促使片上多模块有效、快速的集成、验证和测试的一个国际权威IP标准化组织。作为VSIA的开发工作组,系统级设计工作组着重于解决系统级元件集成和交换的问题。文章介绍了系统级设计工作的技术进展及其颁布的《系统级接口行为文档编制标准》的内容,阐述了它们在改善工业界对系统级模型的理解和协同工作能力方面的重大意义。 展开更多

关键词 系统级设计开发工作组 标准 超大规模集成电路 虚拟元件 系统芯片 VC接口

在线阅读 下载PDF 职称材料

面向芯片设计的Python系统级自动化工具开发

2

作者 陈三伟 李进财 +2 位作者 张婷 邱丹 江林 《电子技术应用》 2024年第10期14-17,共4页

近年来,随着技术的快速发展,芯片的功能日益复杂化,其集成度也在持续提升。芯片系统级设计成为了芯片开发中的关键环节,它要求将CPU、总线、存储器以及各类外设等众多子系统集成到一起,并确保这些不同的组件可以无缝通信和正确协同工作... 近年来,随着技术的快速发展,芯片的功能日益复杂化,其集成度也在持续提升。芯片系统级设计成为了芯片开发中的关键环节,它要求将CPU、总线、存储器以及各类外设等众多子系统集成到一起,并确保这些不同的组件可以无缝通信和正确协同工作,系统顶层的集成工作非常繁琐且易错。为了减少传统手动管理的方式带来的效率低和风险高等问题,介绍了一种利用Python开发的自动化设计工具应用于系统集成的方式,并探讨了该工具在自动化集成过程中所展现的显著优势。 展开更多

关键词 自动化设计 PYTHON 芯片 系统级设计 工具开发

在线阅读 下载PDF 职称材料

面向未来的创新汽车电子系统级设计和仿真平台 杨飞先生图研（上海）技术开发有限公司市场部经理

3

《汽车制造业》 2013年第6期48-48,共1页

图研新一代的电子设计平台CR8000在开发初期阶段解决设计问题，减少了后期消耗时间和设计成本，能够实现从设计列生产的平台化、一体化。

关键词 系统级设计 汽车电子 市场部经理 仿真平台 技术开发 创新 上海 设计问题

在线阅读 下载PDF 职称材料

RapidChip设计平台快速设计系统级芯片

4

作者 杨申 《中国集成电路》 2005年第2期70-74,共5页

关键词 系统级芯片 设计平台 ASIC 快速设计系统 标准单元 FPGA 解决方案 开发成本 高密度 嵌入式

在线阅读 下载PDF 职称材料

浪潮推出新型工作组级服务器NetPoint705

5

《通信世界》 1999年第4期12-12,共1页

近日，浪潮服务器事业部针对中小型网络系统推出了一款新型服务——Ｎｅｔ－Ｐｉｎｔ７０５。它是基于最新ＰＩＩ处理器和ＢＸ控制器、性能价格比确实比较高的人门级服务器。ＮｅｔＰｏｉｎｔ７０５服务器具有优良的处理性能。单ＣＰＵ... 近日，浪潮服务器事业部针对中小型网络系统推出了一款新型服务——Ｎｅｔ－Ｐｉｎｔ７０５。它是基于最新ＰＩＩ处理器和ＢＸ控制器、性能价格比确实比较高的人门级服务器。ＮｅｔＰｏｉｎｔ７０５服务器具有优良的处理性能。单ＣＰＵ架构采用１００Ｍｂ／ｓ总线的ＩｎｔｅｌＰＩＩ处理器３５０／４００ＭＨｚ，带５１２ＫＢ高速缓存；最新芯片组４４０ＢＸ，支持１００ＭＨｚ的系统总线；采用１００ＭＨｚＥＣＣＳＤＲＡＭ内存，３个ＤＩＭＭ内存扩展插槽能支持最大３８４ＭＢ容量。ＮｅｔＰｏｉｎｔ７０５服务器具有优化的体系结构。主板集成了大量的服务器硬件设备，主板支持ＵｌｔｒａＤＭＡ功能，能使硬盘１／０速度最人，达到３３Ｍｂ／ｓ， 展开更多

关键词 服务器 工作组级 体系结构 控制器 数据处理能力 系统配置 结构设计 网络环境 处理器 网络数据传输

在线阅读 下载PDF 职称材料

节省时间的SoC设计——SoC设计中快速定型的一般开发工具

6

作者 盛水源 《集成电路应用》 2003年第11期64-65,共2页

1 前言开发者一方面必须适应越来越短的新产品开发周期,另一方面检验设计越来越复杂,越来越困难。误差发现越晚,清除误差的费用越贵。用新的专用开发平台,在非常早的阶段就可检验新的方案并顺利地实现。软/硬件相互检验的软件工具大多... 1 前言开发者一方面必须适应越来越短的新产品开发周期,另一方面检验设计越来越复杂,越来越困难。误差发现越晚,清除误差的费用越贵。用新的专用开发平台,在非常早的阶段就可检验新的方案并顺利地实现。软/硬件相互检验的软件工具大多复杂并不在困难的实时条件下工作。在这方面,硬件方案不受影响。 展开更多

关键词 SOC设计 系统级芯片 硅模块阵列 开发工具 快速配置微型芯片

在线阅读 下载PDF 职称材料

Lantiq推出AnyWAN,简化宽带网关开发的强大模块化设计方案

7

《电子设计工程》 2012年第21期192-192,共1页

领先的宽带接入和家庭网络技术供应商领特公司（Lantiq）宣布推出AnyWANTM：一种系统架构和设计方案，可简化并加速宽带用户端网关的实现。AnyWAN方案运用Lantiq的系统级芯片和其通用网关（UGW）软件为宽带设备供应商提供了一种基本架... 领先的宽带接入和家庭网络技术供应商领特公司（Lantiq）宣布推出AnyWANTM：一种系统架构和设计方案，可简化并加速宽带用户端网关的实现。AnyWAN方案运用Lantiq的系统级芯片和其通用网关（UGW）软件为宽带设备供应商提供了一种基本架构。设备商可在此基础上灵活构建可支持一系列广域网（WAN）接口和本地网络连接的各种网关。 展开更多

关键词 宽带网关 模块化设计 设备供应商 系统级芯片 开发 家庭网络技术 宽带接入 网络连接

在线阅读 下载PDF 职称材料

Core Console工具简化以FPGA为基础的系统级统计

8

《集成电路应用》 2005年第11期2-2,共1页

Actel公司目前宣布推出名为CoreConsole的IP开发平台（IDP），有助于简化以FPGA为基础系统级应用的构建。利用CoreConsole，设计人员可以迅速组建以FPGA为基础设计的元件，包括系统处理器、可配置微处理器子系统及互连总线．该工具将发... Actel公司目前宣布推出名为CoreConsole的IP开发平台（IDP），有助于简化以FPGA为基础系统级应用的构建。利用CoreConsole，设计人员可以迅速组建以FPGA为基础设计的元件，包括系统处理器、可配置微处理器子系统及互连总线．该工具将发挥重要的作用，协助以Flash为基础单芯片Actel FPGA引进全新ARM7系列软IP微处理器CoreMP7的开发。 展开更多

关键词 系统级设计 FPGA 基础设计 工具 Actel公司 微处理器 开发平台 Flash 设计人员 ARM7

在线阅读 下载PDF 职称材料

富士通和SiGe半导体合作开发3．5GHz WiMAX技术 被引量：1

9

《电子产品世界》 2005年第05B期22-22,共1页

富士通微电子美国有限公司(Fujitsu Microelectronics America)和SiGe半导体公司推出一完整的3．5GHz WiMAX参考设计，该参考设计以富士通WiMAX标准基带系统级芯片MB87M3400以及SiGe半导体SE7351L／SE7051L无线射频收发器芯片组为基础... 富士通微电子美国有限公司(Fujitsu Microelectronics America)和SiGe半导体公司推出一完整的3．5GHz WiMAX参考设计，该参考设计以富士通WiMAX标准基带系统级芯片MB87M3400以及SiGe半导体SE7351L／SE7051L无线射频收发器芯片组为基础，包含产品设计所需的全部软件和硬件。据称这种经过验证的高性能系统级设计，可以快速高效地开发WiMAX标准设备。 展开更多

关键词 3.5GHz WIMAX技术 富士通 合作开发 SiGe半导体公司 无线射频收发器 WIMAX标准 参考设计 系统级芯片 系统级设计 有限公司 产品设计 标准设备 快速高效 微电子 芯片组 基带

在线阅读 下载PDF 职称材料

Cadence:Tempus时序签收加速SoC设计

10

作者 王莹 《电子产品世界》 2013年第7期82-82,共1页

为简化和加速复杂IC的开发，Cadence设计系统公司不久前推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片（SoC）开发者加速时序收敛，将芯片设计快速转化为可制造的产品。

关键词 Cadence设计系统公司 静态时序分析 SOC设计 系统级芯片 时序收敛 开发者 IC

在线阅读 下载PDF 职称材料

2012年度汽车电子开发技术优秀供应商

11

《汽车制造业》 2013年第6期50-51,共2页

CR-8000系统级设计和仿真平台 图研在CR-8000平台中首次提出了完整的全新PCB设计解决方案。通过使用最新的硬件及软件技术，构建了满足当前以及将来设计需求的设计环境。

关键词 软件技术 汽车电子 供应商 系统级设计 开发 PCB设计 仿真平台 设计环境

在线阅读 下载PDF 职称材料

UItraSoC与Imperas联手助力多核开发及调试

12

《中国集成电路》 2018年第8期3-3,共1页

UltraSoC和Imperas近日宣布：双方将达成一项广泛的合作，为多核系统级芯片（SoC）开发人员提供结合了嵌入式分析技术和虚拟平台技术的强大组合。根据协议条款，UltraSoC将把Imperas开发环境的关键元素纳入其提供的工具中，从而为设计... UltraSoC和Imperas近日宣布：双方将达成一项广泛的合作，为多核系统级芯片（SoC）开发人员提供结合了嵌入式分析技术和虚拟平台技术的强大组合。根据协议条款，UltraSoC将把Imperas开发环境的关键元素纳入其提供的工具中，从而为设计人员提供一个统一的系统级预处理和后处理芯片开发流程，显著地缩减了产品开发时间和整体开发成本。 展开更多

关键词 芯片开发 多核 系统级芯片 调试 平台技术 设计人员 开发成本 产品开发

在线阅读 下载PDF 职称材料

Cadence推出TempusTM时序签收解决方案

13

《电子技术应用》 北大核心 2013年第6期4-4,共1页

为简化和加速复杂IC的开发，Cadence设计系统公司（NASDAQ：CDNS）近日推出TempusTM时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片（SoC）开发者加速时序收敛，将芯片设计快速转化为可制造的产品。

关键词 Cadence设计系统公司 静态时序分析 系统级芯片 时序收敛 开发者 IC

在线阅读 下载PDF 职称材料

PISMO顾问委员会新增五名成员

14

《半导体技术》 CAS CSCD 北大核心 2005年第6期77-78,共2页

作为业界第一个致力于优化系统级存储设备的检验和测试组织，PISMO顾问委员会宣布，半导体供应商AnalogDevices、Broadcom、Cypress、M?Systems和MicronTechnology公司加入了该组织。这家目前拥有11名成员企业的组织正在制定一个统一的... 作为业界第一个致力于优化系统级存储设备的检验和测试组织，PISMO顾问委员会宣布，半导体供应商AnalogDevices、Broadcom、Cypress、M?Systems和MicronTechnology公司加入了该组织。这家目前拥有11名成员企业的组织正在制定一个统一的主板级接口标准，让设计人员能够以”即插即用”的方式，在不同厂商提供的开发平台上使用多种存储设备。 展开更多

关键词 委员会 Technology公司 CYPRESS Systems MICRON 存储设备 接口标准 即插即用 设计人员 开发平台 组织 系统级 供应商 半导体 主板

在线阅读 下载PDF 职称材料

Cadence推出TempusTM时序签收解决方案

15

《中国集成电路》 2013年第6期10-11,共2页

Cadence设计系统公司今天推出TempusTM时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片（SoC）开发者加速时序收敛，将芯片设计快速转化为可制造的产品。TempusTM时序签收解决方案代表了时序签收工具的一种... Cadence设计系统公司今天推出TempusTM时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片（SoC）开发者加速时序收敛，将芯片设计快速转化为可制造的产品。TempusTM时序签收解决方案代表了时序签收工具的一种新方法，它不仅使客户压缩时序签收收敛与分析的时间，实现更快流片（tapeout），同时又能减少不必要的对时序分析结果的悲观，降低设计的面积和功耗。 展开更多

关键词 Cadence设计系统公司 静态时序分析 时序收敛 系统级芯片 芯片设计 开发者 工具

在线阅读 下载PDF 职称材料

Tempus时序签收解决方案：SoC方案

16

《世界电子元器件》 2013年第7期24-24,共1页

Cadence设计系统公司推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨和帮助系统级芯片（SoC）开发者加速时序收敛，

关键词 静态时序分析 Cadence设计系统公司 SOC 时序收敛 系统级芯片 开发者

在线阅读 下载PDF 职称材料

Cadence推出新一代Encounter RTL-to-GDSII流程

17

《中国集成电路》 2012年第4期10-10,共1页

Cadence设计系统公司日前宣布推出最新版Cadence@Encounter RTL—to—GDSII流程，面向高性能千兆级设计，包括在20纳米最新技术节点上的新设计。这种最新的RTL—to-GDSII设计、实现与签收流程是与领先的IP与晶圆厂合作伙伴及客户合作开... Cadence设计系统公司日前宣布推出最新版Cadence@Encounter RTL—to—GDSII流程，面向高性能千兆级设计，包括在20纳米最新技术节点上的新设计。这种最新的RTL—to-GDSII设计、实现与签收流程是与领先的IP与晶圆厂合作伙伴及客户合作开发的，能更有效地进行SoC开发，满足并超越当今市场所需的功耗、性能与面积需求。 展开更多

关键词 Cadence设计系统公司 合作开发 技术节点 合作伙伴 RTL 级设计 SOC 性能

在线阅读 下载PDF 职称材料

Synopsys“IPAcceIerated”计划重新定义IP供应商范式

18

《中国集成电路》 2014年第7期8-8,共1页

Synopsys日前宣布：推出其名为“IP Accelerated”的IP加速计划，以帮助设计师显著地减少在其系统级芯片（SoC）中集成IP所需的时间和工作量。该计划扩展了Synopsys已有的、多样化的、已流片验证过的DesignWare IP产品组合，增加了全新... Synopsys日前宣布：推出其名为“IP Accelerated”的IP加速计划，以帮助设计师显著地减少在其系统级芯片（SoC）中集成IP所需的时间和工作量。该计划扩展了Synopsys已有的、多样化的、已流片验证过的DesignWare IP产品组合，增加了全新的IP Prototyping Kits原型设计套件、IP Visual Development Kits虚拟原型开发套件和定制化1P子系统，加速了原型设计、软件开发以及将IP集成到SoC中。 展开更多

关键词 供应商 定义 原型设计 IP集成 系统级芯片 产品组合 原型开发 软件开发

在线阅读 下载PDF 职称材料

用于高速USB收发器的ULPI接口规范公布

19

《世界电子元器件》 2005年第9期16-16,共1页

ULPI工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On-the-Go，OTG）收发器芯片的UTMI＋低引脚数接LI（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人... ULPI工作组日前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On-the-Go，OTG）收发器芯片的UTMI＋低引脚数接LI（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）设计人员可通过该规范开发符合业界标准的接口，将现成的高速USB收发器整合剑他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过稃，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。 展开更多

关键词 USB收发器 接口规范 现场可编程门阵列(FPGA) 高速 通用串行总线 专用集成电路 设计人员 设计开发 收发器芯片 系统级芯片

在线阅读 下载PDF 职称材料