研制了一种小体积的S频段射频收发系统级封装(SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体...研制了一种小体积的S频段射频收发系统级封装(SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为:接收通道动态范围-100^-40 d Bm,输出信号0~2 d Bm,噪声系数小于等于2.8 d B,带外抑制大于等于50 d Bc;发射通道输出信号大于等于2d Bm,二次、三次谐波抑制大于等于60 d Bc,杂波抑制大于等于55 d Bc,相位噪声在1 k Hz和10 k Hz处分别小于等于-82 d Bc/Hz和-91 d Bc/Hz。实测结果与仿真结果基本一致。展开更多
基于不断发展的系统级封装技术,提出了一种用于芯片间高速互连的新型可集成的物理器件:硅基毫米波介质填充波导。文中阐述了该器件的物理原理,采用建模、仿真相结合的方法对该模块进行了结构设计,利用新的设计思路结合半导体工艺解决了...基于不断发展的系统级封装技术,提出了一种用于芯片间高速互连的新型可集成的物理器件:硅基毫米波介质填充波导。文中阐述了该器件的物理原理,采用建模、仿真相结合的方法对该模块进行了结构设计,利用新的设计思路结合半导体工艺解决了毫米波互连结构内部的反射、电压驻波比(VSWR)、信号耦合、准TEM-TE-准TEM转换传输问题以及毫米波互连结构阵列中信号泄露的问题,并利用半导体与MEMS加工工艺加以实现。测试结果表明宽度为680μm的单通道矩形波导,-10 d B带宽为9.8 GHz,相对带宽为12.56%;传输损耗为1 d B/cm,工作频带内相邻波导之间串扰低于-40 d B,可以形成大阵列并进行集成,从而实现芯片间数据的并行传输。展开更多
系统级封装(System in Package,Si P)作为新一代的系统小型封装技术,是电子产品小型化和多功能化发展的一个重要方向,并将在包括军事、航天乃至生命科学在内的各领域当中都有广阔的应用前景以及发展空间。本文综述了目前国内外Si P的关...系统级封装(System in Package,Si P)作为新一代的系统小型封装技术,是电子产品小型化和多功能化发展的一个重要方向,并将在包括军事、航天乃至生命科学在内的各领域当中都有广阔的应用前景以及发展空间。本文综述了目前国内外Si P的关键技术研究进展,并对今后面临的挑战与发展趋势进行了讨论。展开更多
近年来,微电子技术进入到纳电子/集成微系统时代,SIP(System in Package)和SOC(System on Chip)是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用。卷积神经网络的深度...近年来,微电子技术进入到纳电子/集成微系统时代,SIP(System in Package)和SOC(System on Chip)是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用。卷积神经网络的深度学习技术在嵌入式平台的小型化、微型化是一项重要研究领域。如何将神经网络轻量化和微系统相结合,达到性能、体积和功耗的最优化平衡是一难点。介绍了一款将SIP技术和基于FPGA的卷积神经网络相结合的微系统实现方案,它以Zynq SOC和FLASH、DDR3存储器为主要组成,利用SIP高密度系统封装技术进行集成,在其中的PL端(FPGA)采用HLS来设计CNN(Convolutional Neural Network,卷积神经网络)中的卷积层和池化层,生成IP核,分时复用构建微系统,设计实现了Micro_VGGNet轻量化模型。测试采用MNIST手写数字数据集作为训练和测试样本,该微系统能够实准确识别手写数字,准确率达到98.1%。体积仅为30 mm×30 mm×1.2 mm,在100 MHz工作频率下,图像处理速度可达到20.65 FPS,功耗仅为2.1 W,实现了轻量化神经网络微系统的多目标平衡(性能、体积和功耗)。展开更多
文摘研制了一种小体积的S频段射频收发系统级封装(SIP)模块,内部集成了基于多种工艺的器件。模块接收通道一次变频,发射通道二次变频,内部集成中频和射频本振信号源。模块采用双腔结构,不同腔体之间通过绝缘子进行垂直互连,大大减小了模块体积,模块体积为40 mm×40 mm×10 mm。模块采用正向设计,其主要指标的测试结果为:接收通道动态范围-100^-40 d Bm,输出信号0~2 d Bm,噪声系数小于等于2.8 d B,带外抑制大于等于50 d Bc;发射通道输出信号大于等于2d Bm,二次、三次谐波抑制大于等于60 d Bc,杂波抑制大于等于55 d Bc,相位噪声在1 k Hz和10 k Hz处分别小于等于-82 d Bc/Hz和-91 d Bc/Hz。实测结果与仿真结果基本一致。
文摘基于不断发展的系统级封装技术,提出了一种用于芯片间高速互连的新型可集成的物理器件:硅基毫米波介质填充波导。文中阐述了该器件的物理原理,采用建模、仿真相结合的方法对该模块进行了结构设计,利用新的设计思路结合半导体工艺解决了毫米波互连结构内部的反射、电压驻波比(VSWR)、信号耦合、准TEM-TE-准TEM转换传输问题以及毫米波互连结构阵列中信号泄露的问题,并利用半导体与MEMS加工工艺加以实现。测试结果表明宽度为680μm的单通道矩形波导,-10 d B带宽为9.8 GHz,相对带宽为12.56%;传输损耗为1 d B/cm,工作频带内相邻波导之间串扰低于-40 d B,可以形成大阵列并进行集成,从而实现芯片间数据的并行传输。
文摘系统级封装(System in Package,Si P)作为新一代的系统小型封装技术,是电子产品小型化和多功能化发展的一个重要方向,并将在包括军事、航天乃至生命科学在内的各领域当中都有广阔的应用前景以及发展空间。本文综述了目前国内外Si P的关键技术研究进展,并对今后面临的挑战与发展趋势进行了讨论。
