精简指令集计算机协处理器设计 被引量：3

1

作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多

关键词 精简指令集计算机 协处理器 高速缓存 并行表查找 寄存器堆 指令集架构

在线阅读 下载PDF 职称材料

融合动态采样剖析的可重构指令集处理器

2

作者 张惠臻 王超 《计算机科学》 CSCD 北大核心 2013年第3期31-35,共5页

可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种... 可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种不同的工作模式,它通过剖析硬件采样获取程序热点,利用配套工具链半自动地完成指令扩展生成、编译器重定向和可编程硬件逻辑配置,从而获得在不同嵌入式应用领域的硬件适应性和软件兼容性。针对性的实验结果表明,该处理器架构的采样剖析机制准确有效,并且在增加有限的硬件开销的情况下,能够很好地适应应用变化。 展开更多

关键词 计算机系统结构 可重构指令集处理器 指令扩展 动态采样剖析

在线阅读 下载PDF 职称材料

基于现场可编程门阵列的RISC处理器设计 被引量：1

3

作者 东野长磊 《计算机工程》 CAS CSCD 北大核心 2011年第11期242-244,共3页

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方... 基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。 展开更多

关键词 现场可编程门阵列 精简指令集计算机处理器 流水线相关性 算术逻辑单元

在线阅读 下载PDF 职称材料

ARM微处理器中断响应时间的实验研究 被引量：7

4

作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页

介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多

关键词 中断 响应 微处理器 精简指令集计算机

在线阅读 下载PDF 职称材料

网络处理器设计分析及其应用前景 被引量：10

5

作者 彭来献 田畅 郑少仁 《电信科学》 北大核心 2001年第1期63-66,共4页

当今网络容量和性能的高速发展迫切要求网络设备具有线速和智能的处理能力。当传统的设计方案难以同时满足这两方面的需求时 ,网络处理器应运而生。本文详细介绍了网络处理器技术 ,根据网络设备开发需求 ,分析了网络处理器软硬件设计要... 当今网络容量和性能的高速发展迫切要求网络设备具有线速和智能的处理能力。当传统的设计方案难以同时满足这两方面的需求时 ,网络处理器应运而生。本文详细介绍了网络处理器技术 ,根据网络设备开发需求 ,分析了网络处理器软硬件设计要求。在简要介绍了当今市场上几种主流产品基础上 ,对网络处理器所面临的挑战及今后的发展作了简短的讨论。 展开更多

关键词 网络处理器 专用集成电路 精简指令集电路 网络设备 通信网

在线阅读 下载PDF 职称材料

一种基于并行处理器的快速车道线检测系统及FPGA实现 被引量：6

6

作者 李元金 张万成 吴南健 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2901-2906,共6页

该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从... 该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。 展开更多

关键词 图像处理 车道线检测 并行 FPGA 精简指令集计算机(RISC)

在线阅读 下载PDF 职称材料

32位RISC微处理器流水线设计 被引量：7

7

作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页

简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多

关键词 微处理器 精简指令集 流水线 低功耗

在线阅读 下载PDF 职称材料

基于32位数字信号处理器和16位同步串行模数转换器的配用电监控终端设计 被引量：4

8

作者 施慧 徐琳茜 田世明 《电网技术》 EI CSCD 北大核心 2007年第21期72-76,共5页

采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器,设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施,提高了装置的可靠性;应用软硬件缓冲技术和优化... 采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器,设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施,提高了装置的可靠性;应用软硬件缓冲技术和优化的历史数据查询算法提高了系统效率。采用GPRS作为通信手段,并对其应用可靠性进行了深入研究和实践。在定点数字信号处理器中采用C语言编程,提高了系统的可靠性和可维护性。 展开更多

关键词 配用电 监控终端 32位数字信号处理器 嵌入式先进精简指令集处理器 16位同步串行模数转换器 抗干扰 可靠性 缓冲技术:通用分组无线业务(GPRS)

在线阅读 下载PDF 职称材料

一种高速低功耗32位RISC微处理器的设计 被引量：1

9

作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多

关键词 精简指令集 微处理器 片上系统 低功耗 超大规模集成电路 VLSI FDU32

在线阅读 下载PDF 职称材料

基于FPGA的32位RISC微处理器设计 被引量：4

10

作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页

提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多

关键词 精简指令集计算机 微处理器 流水线 分支预测

在线阅读 下载PDF 职称材料

面向教学的16位CISC微处理器的设计 被引量：6

11

作者 于洋 肖铁军 丁伟 《计算机工程与设计》 CSCD 北大核心 2010年第16期3584-3587,共4页

针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器。微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高。同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实... 针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器。微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高。同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实验不灵活性的缺点,并为实验者留有创新空间。微处理器使用VerilogHDL语言设计实现,支持多种寻址方式,指令系统完善,可实现一般微处理器的功能操作,最后给出了微处理器运行实验结果。 展开更多

关键词 现场可编程逻辑门阵列 复杂指令集计算机 微处理器 指令系统

在线阅读 下载PDF 职称材料

高性能嵌入式处理器技术 被引量：3

12

作者 赖铭强 聂新义 段国东 《计算机工程》 CAS CSCD 北大核心 2009年第14期280-282,共3页

介绍面向分布式集群计算机的高性能嵌入式处理器产业链,分析该产业链中CPU核提供商、处理器芯片开发商、系统软件提供商、嵌入式计算机制造商等各个环节的技术特点,并在高性能嵌入式处理器开发上做了有益的探索。提出要积极与系统软件... 介绍面向分布式集群计算机的高性能嵌入式处理器产业链,分析该产业链中CPU核提供商、处理器芯片开发商、系统软件提供商、嵌入式计算机制造商等各个环节的技术特点,并在高性能嵌入式处理器开发上做了有益的探索。提出要积极与系统软件、嵌入式计算机制造商协作,充分发挥软硬件协同设计能力,以开发出面向分布式集群计算机的高性能嵌入式处理器。进一步指出多核设计与高速总线电路是高性能嵌入式处理器发展的未来之路。 展开更多

关键词 分布式集群计算机 高性能嵌入式处理器 多核设计 高速总线电路

在线阅读 下载PDF 职称材料

16位嵌入式微处理器核的设计及验证 被引量：1

13

作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多

关键词 嵌入式系统 微处理器核 精简指令集计算机 VERILOG硬件描述语言 现场可编程门阵列

在线阅读 下载PDF 职称材料

用于IToF传感器的极低功耗RISC-V专用处理器设计 被引量：4

14

作者 黄正伟 刘宏伟 徐渊 《计算机工程》 CAS CSCD 北大核心 2022年第9期146-154,共9页

IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针... IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构(RISC-V)的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。 展开更多

关键词 光电传感器 硬件加速器 专用处理器 第五代精简指令集架构 现场可编程门阵列

在线阅读 下载PDF 职称材料

一种8bRISC微处理器的综合 被引量：1

15

作者 王志鸿 李桂宏 梁齐 《现代电子技术》 2004年第22期88-90,99,共4页

近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RA... 近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RAM模块的综合方法及与其他模块的接口问题。所使用的软件为 Synopsys的 Design Analyzer以及 Avan-ti!的 Rapidcompiler,综合库是中芯国际 0 .35μm的综合库。综合出的网表已通过门级验证。 展开更多

关键词 超大规模集成电路 片上系统 微处理器 精简指令集 综合

在线阅读 下载PDF 职称材料

基于双PowerPC 7447A处理器的嵌入式系统硬件设计 被引量：2

16

作者 张中华 《现代电子技术》 2008年第24期9-13,共5页

随着雷达数据和信号处理需求的不断攀升,传统雷达数字处理系统的处理能力己渐显不足,因此有必要提高系统中每个处理单元的处理能力。鉴于此,设计一种基于CPCI标准总线和双PowerPC 7447A高性能处理器的通用处理单元硬件平台,并对部分功... 随着雷达数据和信号处理需求的不断攀升,传统雷达数字处理系统的处理能力己渐显不足,因此有必要提高系统中每个处理单元的处理能力。鉴于此,设计一种基于CPCI标准总线和双PowerPC 7447A高性能处理器的通用处理单元硬件平台,并对部分功能单元的设计进行描述。硬件平台由双处理节点、双PMC接口和CPCI总线接口等组成,本地互连采用PCI总线,对外采用CPCI总线。该平台具有数据处理能力强、功能扩展性强、通用性强、维护方便等特点,有较高的应用价值。 展开更多

关键词 POWERPC G4 非对称多重处理 全对称多重处理 单指令多数据 精简指令集计算机

在线阅读 下载PDF 职称材料

网络处理器的分析与演进

17

作者 叶磊 卢军 曹丽 《光通信研究》 北大核心 2004年第5期41-43,64,共4页

文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.

关键词 网络处理器 专用集成电路 精简指令集计算机 线速

在线阅读 下载PDF 职称材料

PowerPC RISC微处理器 被引量：1

18

作者 马荣彪 《电光与控制》 1995年第4期41-45,共5页

本文简要介绍了ＰｏｗｅｒＰＣ系列ＲＩＳＣ微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。

关键词 RISC 微处理器 精简指令集电脑

在线阅读 下载PDF 职称材料

简指计算机发展与展望

19

作者 赵春友 《计算机技术》 CSCD 1991年第1期18-21,共4页

关键词 RISC 计算机 精简指令集

在线阅读 下载PDF 职称材料

RISC3200的MDS-II指令集扩展

20

作者 姚英彪 汪斌 +1 位作者 章坚武 刘鹏 《计算机工程》 CAS CSCD 北大核心 2008年第10期22-24,共3页

通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200... 通过利用媒体核心算法评估RISC3200的第一代媒体扩展指令集MDS-I的性能,发现MDS-I存在数据处理效率高但数据供应效率低的特点。基于该原因扩展了用于数据供应的第二代媒体扩展指令集MDS-II。实验结果表明,在扩展媒体指令集后,RISC3200的媒体核心算法的处理性能提高2-5倍左右。 展开更多

关键词 微处理器 精简指令集 媒体应用 指令扩展

在线阅读 下载PDF 职称材料