期刊文献+
共找到26篇文章
< 1 2 >
每页显示 20 50 100
精简指令集计算机协处理器设计 被引量:3
1
作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多
关键词 精简指令计算机 协处理器 高速缓存 并行表查找 寄存器堆 指令架构
在线阅读 下载PDF
精减指令集计算机(RISC)及其产品
2
作者 张兴华 《计算机技术》 CSCD 1993年第3期27-86,F003,共61页
关键词 指令计算机 精减 risc
在线阅读 下载PDF
RISC妥协策略──仿真X86指令集 被引量:1
3
作者 雨百 《计算机工程》 CAS CSCD 北大核心 1995年第5期62-67,共6页
主要目标在于阐明RISC系统设计者的妥协策略.面对着X86结构巨大的软件优势,RISC厂商只得采用仿真X86指令的途径,以提高RISC产品的竞争力.
关键词 软件仿真 risc 计算机系统 仿真 指令
在线阅读 下载PDF
简指计算机发展与展望
4
作者 赵春友 《计算机技术》 CSCD 1991年第1期18-21,共4页
关键词 risc 计算机 精简指令
在线阅读 下载PDF
基于RISC的MPEG-4音频解码软件优化 被引量:1
5
作者 梅优良 刘鹏 +1 位作者 周建 陈科明 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第4期603-606,692,共5页
为了提高MPEG-4先进音频编码(AAC)的解码效率,提出了在通用32位精简指令集计算机(reduced in-struction set computing,RISC)上实现MPEG-4 AAC低复杂度框架解码的软件优化技术.解码过程可以分成比特流解码部分和运算部分.应用存储器分... 为了提高MPEG-4先进音频编码(AAC)的解码效率,提出了在通用32位精简指令集计算机(reduced in-struction set computing,RISC)上实现MPEG-4 AAC低复杂度框架解码的软件优化技术.解码过程可以分成比特流解码部分和运算部分.应用存储器分层结构加速比特流解码;基于运算过程、对象和乘法运算的优化技术提高运算部分的解码效率.结果表明,在35 MHz的处理器频率上实现了立体声实时解码,提高了解码效率. 展开更多
关键词 MPEG-4 先进音频编码 精简指令计算机 瞬时噪声整形
在线阅读 下载PDF
基于SystemC的RISC CPU行为描述
6
作者 周剑扬 李诗勤 +2 位作者 蒋小刚 吕文蔚 陈辉煌 《厦门大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第1期40-45,共6页
探讨了一种基于SystemC的RISCCPU建模方法,建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型.该模型作为指令集仿真器(ISS),基本达到了RISCCPU的功能要求,为程序提供了一个CPU模拟平台,减少了软硬件协同设计的周期,这对片上系统SO... 探讨了一种基于SystemC的RISCCPU建模方法,建立了一个SPARC精简指令集CPU的整数单元(IU)行为级模型.该模型作为指令集仿真器(ISS),基本达到了RISCCPU的功能要求,为程序提供了一个CPU模拟平台,减少了软硬件协同设计的周期,这对片上系统SOC的实现具有重要的意义. 展开更多
关键词 SYSTEMC SPARC 精简指令 软件硬件协同设计 专用成电路 risc CPU建模
在线阅读 下载PDF
基于现场可编程门阵列的RISC处理器设计 被引量:1
7
作者 东野长磊 《计算机工程》 CAS CSCD 北大核心 2011年第11期242-244,共3页
基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方... 基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。 展开更多
关键词 现场可编程门阵列 精简指令计算机处理器 流水线相关性 算术逻辑单元
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
8
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机微处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
9
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令计算机 微处理器 流水线 分支预测
在线阅读 下载PDF
地应力监测中定位与姿态数据采集系统设计 被引量:2
10
作者 谷静博 关桂霞 +3 位作者 赵海盟 谭翔 晏磊 王文祥 《计算机应用》 CSCD 北大核心 2014年第9期2752-2756,2760,共6页
针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构... 针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构,设计并完成定位与姿态测量特征数据提取算法,基于LCD触摸屏和Qt/Embedded进行数据采集处理终端的图形用户界面设计并实现人机交互;另外,系统在完成控制显示等功能的同时能将所需数据实时存储至SD卡,为后续数据分析提供依据。系统联调与外场实验验证表明:该系统能够完成定位与姿态数据的实时采集和处理,数据获取效率较高,有效解决了地应力监测中的实时定姿定位,能够高速、实时、可靠地进行地应力低频电磁监测。 展开更多
关键词 地应力监测 数据采 高级精简指令系统计算机 嵌入式LINUX QT/EMBEDDED
在线阅读 下载PDF
一种面向RISC体系结构的全局延迟槽调度策略
11
作者 蒋奕 吴承勇 +1 位作者 张兆庆 冯晓兵 《计算机科学》 CSCD 北大核心 2004年第12期192-195,共4页
精简指令集(RISC)体系结构常使用延迟槽来减少因分支而造成的延迟。而优化编译器如何高效地利用延迟槽对于性能来说十分重要。本文对延迟槽调度中调度范围、所处编译阶段等问题进行了分析,对全局延迟槽调度可能出现的冲突及候选指令的... 精简指令集(RISC)体系结构常使用延迟槽来减少因分支而造成的延迟。而优化编译器如何高效地利用延迟槽对于性能来说十分重要。本文对延迟槽调度中调度范围、所处编译阶段等问题进行了分析,对全局延迟槽调度可能出现的冲突及候选指令的区域进行了探讨,并提出了一种全局延迟槽调度算法,实验结果证明了它的性能和健壮性。 展开更多
关键词 延迟 risc 调度策略 编译器 健壮性 精简指令 体系结构 调度算法 性能 实验结果
在线阅读 下载PDF
一种加速访存地址计算的编译优化
12
作者 高秀武 姜军 +1 位作者 白书敬 黄亮明 《计算机工程》 CAS CSCD 北大核心 2023年第1期173-180,共8页
在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出... 在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。 展开更多
关键词 精简指令计算机 地址计算 代码生成 编译优化 多核处理器
在线阅读 下载PDF
PowerPC RISC微处理器 被引量:1
13
作者 马荣彪 《电光与控制》 1995年第4期41-45,共5页
本文简要介绍了PowerPC系列RISC微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。
关键词 risc 微处理器 精简指令电脑
在线阅读 下载PDF
一种基于并行处理器的快速车道线检测系统及FPGA实现 被引量:6
14
作者 李元金 张万成 吴南健 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2901-2906,共6页
该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从... 该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。 展开更多
关键词 图像处理 车道线检测 并行 FPGA 精简指令计算机(risc)
在线阅读 下载PDF
ARM微处理器中断响应时间的实验研究 被引量:7
15
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 微处理器 精简指令计算机
在线阅读 下载PDF
基于FPGA的PLC并行定时器的设计 被引量:9
16
作者 张炜 李克俭 +1 位作者 蔡启仲 周曙光 《计算机工程与设计》 CSCD 北大核心 2013年第4期1244-1249,共6页
构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统。设计了ARM-FPGA系统的通信方式与协议,实现了ARM与FPGA之间快速高效的通信。由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现... 构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统。设计了ARM-FPGA系统的通信方式与协议,实现了ARM与FPGA之间快速高效的通信。由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现PLC定时功能,经过分析与测试可知,该设计方法不仅可以保证定时器的计时误差在1ms以内,还能提高系统工作效率与减少硬件资源耗用。通过对FPGA内部功能模块的仿真测试与ARM-FPGA系统联合测试,验证了ARM-FPGA系统可以初步实现PLC的预期功能,其中FPGA可以稳定精确地实现定时功能。 展开更多
关键词 可编程控制器 定时 现场可编程门阵列 高级精简指令计算机 通信 计时误差
在线阅读 下载PDF
DSP主机接口在分布式电能质量监测仪中的应用 被引量:1
17
作者 张有兵 陈铨 翁国庆 《电力系统自动化》 EI CSCD 北大核心 2010年第11期105-108,共4页
提出在分布式电能质量监测仪中采用数字信号处理器(DSP)的主机接口(HPI)实现双CPU间的通信。整个电能质量监测系统采用高级精简指令集计算机(ARM,型号S3C2410X)和DSP(型号TMS320C6713)双CPU结构的总体设计方案。文中给出了HPI的硬件连接... 提出在分布式电能质量监测仪中采用数字信号处理器(DSP)的主机接口(HPI)实现双CPU间的通信。整个电能质量监测系统采用高级精简指令集计算机(ARM,型号S3C2410X)和DSP(型号TMS320C6713)双CPU结构的总体设计方案。文中给出了HPI的硬件连接图,介绍了在WinCE操作系统中编写HPI驱动程序的要点,给出了监测仪使用的HPI驱动程序的接口函数HPI_Init的流程图,以及驱动程序对S3C2410X相关寄存器的设置,最后介绍了影响HPI通信速度的因素和监测仪所采用的HPI通信规范。 展开更多
关键词 主机接口(HPI) 双CPU结构 WINCE操作系统 分布式电能质量监测仪 数字信号处理器(DSP) 高级精简指令计算机(ARM)
在线阅读 下载PDF
嵌入式微机MPC555驻留片内监控器的开发与实现
18
作者 徐遄 贾克斌 《北京工业大学学报》 CAS CSCD 2000年第z1期37-40,共4页
主要讨论了如何在摩托罗拉嵌入式RISC(精简指令集计算机)微型计算机(PowerPC系列MPC555)上进行有效的软件开发.结合驻留片上监控器程序的开发实例,对开发的方法、过程进行了简要阐述,并着重对这种控制应用程序... 主要讨论了如何在摩托罗拉嵌入式RISC(精简指令集计算机)微型计算机(PowerPC系列MPC555)上进行有效的软件开发.结合驻留片上监控器程序的开发实例,对开发的方法、过程进行了简要阐述,并着重对这种控制应用程序模块运行的监控器程序的设计及特点进行了详细分析. 展开更多
关键词 摩托罗拉嵌入系统 PowerPC 精简指令计算机(risc) 驻留片内监控器 嵌入式系统
在线阅读 下载PDF
一种用于表面污染监测的遥控机器人设计
19
作者 王希涛 《核电子学与探测技术》 CAS CSCD 北大核心 2013年第9期1144-1146,1159,共4页
研究了一种用于表面污染监测的遥控机器人设计方案。简要介绍了机器人的功能和结构,重点描述了硬件设计和软件开发。
关键词 表面污染 监测 遥控机器人 现场可编程门阵列 高级精简指令计算机
在线阅读 下载PDF
基于嵌入式的新型停车场智能控制器 被引量:5
20
作者 李浩 熊运余 吴志红 《计算机工程与设计》 CSCD 北大核心 2012年第9期3391-3396,共6页
分析了传统的基于PC的停车场控制器后发现,传统的停车场控制器具有受停车场规模的限制,布线复杂,以及未考虑到保障车辆在停车场中安全等缺点。为解决这些缺点,新型的停车场控制器采用嵌入式ARM系统来保证实时性和可靠性提高集成度,同时... 分析了传统的基于PC的停车场控制器后发现,传统的停车场控制器具有受停车场规模的限制,布线复杂,以及未考虑到保障车辆在停车场中安全等缺点。为解决这些缺点,新型的停车场控制器采用嵌入式ARM系统来保证实时性和可靠性提高集成度,同时集成了SAA7115视频解码芯片,实现了实时补光选优算法,并支持后端车牌号牌自动识别,从而提供停车场内车辆的安全保障。经过大量测试和实际使用证明了该智能控制器具有高可靠性、稳定性以及很好的安全保障能力因此能够很好替代现有的传统停车场控制器。 展开更多
关键词 ARM(高性能精简指令处理器) 嵌入式系统 停车场 图像采 计算机网络
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部