检索结果-维普期刊中文期刊服务平台

一种基于ALU单元的时间冗余模型检错技术: 1; 作者尹立群袁国顺《微电子学与计算机》 CSCD 北大核心 2009年第2期140-143,共4页; 为了提高系统的可靠性,提出了一种以时间冗余模型为基础,针对ALU电路的失效检错方法,称之为操作数反向重计算机制(简称REIO).相对传统的时间冗余检错方法RESO,本方法检错速度更快且面积更小.对于一个含有32×32位乘法器的ALU单元,采... 展开更多; 关键词冗余设计算术逻辑运算单元时间冗余错误检测; 在线阅读下载PDF 职称材料

一种基于ALU单元的改进的三模冗余结构设计: 2; 作者尹立群袁国顺《电子器件》 CAS 2008年第6期1936-1938,1942,共4页; 对于传统的三模冗余结构(TMR),当其中两个模块发生失效时可能出现功能相同的情况,造成三模冗余失效。为了解决这一问题,针对ALU模块的结构特点提出了对操作数编码的方法到达三个模块差异化的效果,采用此方法后能100%的消除TMR同功能失... 展开更多; 关键词集成电路设计三模冗余设计操作数循环移位及取反容错同部件失效问题算术逻辑运算单元差异化设计; 在线阅读下载PDF 职称材料

4个加数的并行加法器及扩展接口的研究被引量：2: 3; 作者刘杰易茂祥《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2009年第11期1683-1686,共4页; 算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能。为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采... 展开更多; 关键词算术逻辑运算单元加法器超前进位加法器; 在线阅读下载PDF 职称材料

6加数并行加法器及扩展接口的研究被引量：1: 4; 作者刘杰易茂祥《微电子学与计算机》 CSCD 北大核心 2009年第12期27-30,共4页; 提出了一种6个加数的并行加法器及其接口扩展的研究方案.论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想.最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证.实验结果说明了所提加法器的设计合理性,也证明了该加法器对6个加... 展开更多; 关键词算术逻辑运算单元加法器超前进位加法器; 在线阅读下载PDF 职称材料

TMS320C54X数字信号处理器内部CPU简介被引量：2: 5; 作者程翔袁东风《山东电子》 2003年第2期39-40,44,共3页; 本论文简单介绍了TMS32 0C5 4X数字信号处理器的内部CPU的各个组成部分 ,使读者对其有一个初步的了解和认识。; 关键词 TMS320C54X 数字信号处理器 CPU 总线结构算术逻辑运算单元桶形移位器存储单元; 在线阅读下载PDF 职称材料

题名一种基于ALU单元的时间冗余模型检错技术: 1; 作者尹立群袁国顺; 机构中国科学院微电子研究所; 出处《微电子学与计算机》 CSCD 北大核心 2009年第2期140-143,共4页; 文摘为了提高系统的可靠性,提出了一种以时间冗余模型为基础,针对ALU电路的失效检错方法,称之为操作数反向重计算机制(简称REIO).相对传统的时间冗余检错方法RESO,本方法检错速度更快且面积更小.对于一个含有32×32位乘法器的ALU单元,采用REIO算法相对于RESO算法,面积减少了10%左右.; 关键词冗余设计算术逻辑运算单元时间冗余错误检测; Keywords redundancy design arithmetic logical unit（ALU） time redundancy error detection; 分类号 TN402 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名一种基于ALU单元的改进的三模冗余结构设计: 2; 作者尹立群袁国顺; 机构中国科学院微电子研究所; 出处《电子器件》 CAS 2008年第6期1936-1938,1942,共4页; 文摘对于传统的三模冗余结构(TMR),当其中两个模块发生失效时可能出现功能相同的情况,造成三模冗余失效。为了解决这一问题,针对ALU模块的结构特点提出了对操作数编码的方法到达三个模块差异化的效果,采用此方法后能100%的消除TMR同功能失效的问题,同时此方法相对于模块的差异化设计成本更低,效果更明显。; 关键词集成电路设计三模冗余设计操作数循环移位及取反容错同部件失效问题算术逻辑运算单元差异化设计; Keywords integrated circuit design triple module redundancy（TMR） TOIRSO（Tolerating by Inverted and Rotate Shifted operands） common mode failures （CMFs） Arithmetic Logical Unit （ALU） diversity design; 分类号 TN402 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名4个加数的并行加法器及扩展接口的研究被引量：2: 3; 作者刘杰易茂祥; 机构合肥工业大学电子科学与应用物理学院阜阳师范学院物理与电子科学学院; 出处《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2009年第11期1683-1686,共4页; 基金安徽省高校省级自然科学研究资助项目(2006KJ042B); 文摘算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能。为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性。; 关键词算术逻辑运算单元加法器超前进位加法器; Keywords arithmetic logic unit adder carry look-ahead adder; 分类号 TP342.21 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名6加数并行加法器及扩展接口的研究被引量：1: 4; 作者刘杰易茂祥; 机构阜阳师范学院物理与电子科学学院合肥工业大学应用物理系; 出处《微电子学与计算机》 CSCD 北大核心 2009年第12期27-30,共4页; 基金安徽省高校省级自然科学研究资金项目(2006KJ042B); 文摘提出了一种6个加数的并行加法器及其接口扩展的研究方案.论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想.最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证.实验结果说明了所提加法器的设计合理性,也证明了该加法器对6个加数的计算比采用串行累加更快.; 关键词算术逻辑运算单元加法器超前进位加法器; Keywords arithmetic logic unit adder carry look-ahead adder; 分类号 TP342.21 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名TMS320C54X数字信号处理器内部CPU简介被引量：2: 5; 作者程翔袁东风; 机构山东大学信息科学与工程学院; 出处《山东电子》 2003年第2期39-40,44,共3页; 文摘本论文简单介绍了TMS32 0C5 4X数字信号处理器的内部CPU的各个组成部分 ,使读者对其有一个初步的了解和认识。; 关键词 TMS320C54X 数字信号处理器 CPU 总线结构算术逻辑运算单元桶形移位器存储单元; Keywords Bus-structure ALU Barrel shifter CSSU; 分类号 TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	一种基于ALU单元的时间冗余模型检错技术	尹立群袁国顺	《微电子学与计算机》 CSCD 北大核心	2009	0	在线阅读下载PDF 职称材料
2	一种基于ALU单元的改进的三模冗余结构设计	尹立群袁国顺	《电子器件》 CAS	2008	0	在线阅读下载PDF 职称材料
3	4个加数的并行加法器及扩展接口的研究	刘杰易茂祥	《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心	2009	2	在线阅读下载PDF 职称材料
4	6加数并行加法器及扩展接口的研究	刘杰易茂祥	《微电子学与计算机》 CSCD 北大核心	2009	1	在线阅读下载PDF 职称材料
5	TMS320C54X数字信号处理器内部CPU简介	程翔袁东风	《山东电子》	2003	2	在线阅读下载PDF 职称材料