期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
X-DSP ALU与移位部件的设计与实现
被引量：
1
1
作者
彭元喜
邹佳骏
《计算机应用》
CSCD
北大核心
2010年第7期1978-1982,共5页
针对DSP CPU的算术运算逻辑单元(ALU)与移位部件在性能、功耗与面积上面临的挑战,研究了X型DSP的CPU体系结构,在对X型DSP ALU部件和移位器部件相关指令进行归类分析的基础上,设计实现了ALU部件和移位器部件。采用Design Compiler综合工...
针对DSP CPU的算术运算逻辑单元(ALU)与移位部件在性能、功耗与面积上面临的挑战,研究了X型DSP的CPU体系结构,在对X型DSP ALU部件和移位器部件相关指令进行归类分析的基础上,设计实现了ALU部件和移位器部件。采用Design Compiler综合工具,基于SMIC公司0.13μm CMOS工艺库对ALU移位部件进行了逻辑综合,电路功耗共为4.2821 mW,电路面积为71042.9804μm2,工作频率达到250 MHz。
展开更多
关键词
数字信号处理器
算术运算逻辑单元
桶形移位器
核心加法器
验证
在线阅读
下载PDF
职称材料
4个加数的并行加法器及扩展接口的研究
被引量：
2
2
作者
刘杰
易茂祥
《合肥工业大学学报（自然科学版）》
CAS
CSCD
北大核心
2009年第11期1683-1686,共4页
算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能。为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采...
算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能。为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性。
展开更多
关键词
算术
逻辑
运算
单元
加法器
超前进位加法器
在线阅读
下载PDF
职称材料
声码器中一种四级可重构ALU的研究与设计
3
作者
荆涛
王沁
《小型微型计算机系统》
CSCD
北大核心
2008年第12期2277-2280,共4页
在面向语音编解码算法实现的高性能声码器设计中,支持可变长VLIW指令集的ALU单元是实现其设计目标的重要环节.本文提出一种四级可重构的ALU设计,以前缀算法加法器为核心,并通过操作数和资源的重构,能在单周期内完成81种复合算术逻辑运算...
在面向语音编解码算法实现的高性能声码器设计中,支持可变长VLIW指令集的ALU单元是实现其设计目标的重要环节.本文提出一种四级可重构的ALU设计,以前缀算法加法器为核心,并通过操作数和资源的重构,能在单周期内完成81种复合算术逻辑运算,同时将其控制编码压缩了58.93%以适应指令集的宽度约束,高效实现了算法中潜在的高并行性,很好的满足了运算密集型的算法应用需求.
展开更多
关键词
声码器
算术
逻辑
运算
单元
可重构
并行性
在线阅读
下载PDF
职称材料
题名
X-DSP ALU与移位部件的设计与实现
被引量：
1
1
作者
彭元喜
邹佳骏
机构
国防科学技术大学计算机学院
出处
《计算机应用》
CSCD
北大核心
2010年第7期1978-1982,共5页
基金
国家自然科学基金资助项目(60676010)
国家863计划项目(2007AA01Z108)
教育部长江学者和创新团队发展计划项目
文摘
针对DSP CPU的算术运算逻辑单元(ALU)与移位部件在性能、功耗与面积上面临的挑战,研究了X型DSP的CPU体系结构,在对X型DSP ALU部件和移位器部件相关指令进行归类分析的基础上,设计实现了ALU部件和移位器部件。采用Design Compiler综合工具,基于SMIC公司0.13μm CMOS工艺库对ALU移位部件进行了逻辑综合,电路功耗共为4.2821 mW,电路面积为71042.9804μm2,工作频率达到250 MHz。
关键词
数字信号处理器
算术运算逻辑单元
桶形移位器
核心加法器
验证
Keywords
Digital Signal Processor（DSP）
Arithmetic Logical Unit（ALU）
barrel shifter
core adder
verification
分类号
TP342.21 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
4个加数的并行加法器及扩展接口的研究
被引量：
2
2
作者
刘杰
易茂祥
机构
合肥工业大学电子科学与应用物理学院
阜阳师范学院物理与电子科学学院
出处
《合肥工业大学学报（自然科学版）》
CAS
CSCD
北大核心
2009年第11期1683-1686,共4页
基金
安徽省高校省级自然科学研究资助项目(2006KJ042B)
文摘
算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能。为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性。
关键词
算术
逻辑
运算
单元
加法器
超前进位加法器
Keywords
arithmetic logic unit
adder
carry look-ahead adder
分类号
TP342.21 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
声码器中一种四级可重构ALU的研究与设计
3
作者
荆涛
王沁
机构
北京科技大学信息工程学院
出处
《小型微型计算机系统》
CSCD
北大核心
2008年第12期2277-2280,共4页
基金
国家自然科学基金项目(60572081)资助
文摘
在面向语音编解码算法实现的高性能声码器设计中,支持可变长VLIW指令集的ALU单元是实现其设计目标的重要环节.本文提出一种四级可重构的ALU设计,以前缀算法加法器为核心,并通过操作数和资源的重构,能在单周期内完成81种复合算术逻辑运算,同时将其控制编码压缩了58.93%以适应指令集的宽度约束,高效实现了算法中潜在的高并行性,很好的满足了运算密集型的算法应用需求.
关键词
声码器
算术
逻辑
运算
单元
可重构
并行性
Keywords
voeoder
ALU
reconfigurable
parallelism
分类号
TP368 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
X-DSP ALU与移位部件的设计与实现
彭元喜
邹佳骏
《计算机应用》
CSCD
北大核心
2010
1
在线阅读
下载PDF
职称材料
2
4个加数的并行加法器及扩展接口的研究
刘杰
易茂祥
《合肥工业大学学报（自然科学版）》
CAS
CSCD
北大核心
2009
2
在线阅读
下载PDF
职称材料
3
声码器中一种四级可重构ALU的研究与设计
荆涛
王沁
《小型微型计算机系统》
CSCD
北大核心
2008
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
