期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
高性能超低延迟BCH译码器电路结构设计 被引量:2
1
作者 杨宇恒 刘海洋 +2 位作者 李金海 原青 刘建 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2022年第8期1192-1198,共7页
针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域... 针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域元素运算方法,优化了错误位置搜索过程,给出了面向超大规模集成电路的低延迟译码器结构。以实时计算元素系数的方式代替了查找表,缩减了电路的面积。采用65 nm工艺完成了译码器的超大规模集成电路设计,译码器具有随机9位的纠错能力,电路面积为436333μm 2,在200 MHz工作频率下译码延迟仅为2.795μs,译码器的数据吞吐率可以达到191 MB/s。在保持译码性能的同时,达到了低译码延迟、低功耗的设计需求。 展开更多
关键词 BCH译码 超大规模集成电路 超低延迟 查找表 矩阵求逆 错误位置搜索 简氏搜索解法 高吞吐量
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部